Familias lógicas en electrónica

• RTL Resistor-Transistor Logic

• DTL Diode-Transistor Logic
• TTL Transistor-Transistor Logic
• ECL Emitter-Coupled Logic
• MOS Metal-Oxide Semiconductor
• CMOS Complementary Metal-Oxide Semiconductor
• BiCMOS Bipolar Complementary Metal-Oxide Semiconductor

Totem Pole en una compuerta lógica

En este la impedancia de salida de una compuerta normalmente es una carga resistiva mas una
capacitiva la carga capacitiva es directamente la capacitancia del transistor de salida la capacitancia de
los compuertas conectadas a la salida así como la generada por el alambrado del circuito por lo tanto
cuando la salida cambia del estado bajo al estado alto el transistor de la salida de la compuerta cambia
de saturación a corto

Open Collector en una compuerta lógica

La configuración es exactamente igual a la de resistencia de colector, solamente que dicha resistencia no

está integrada en el circuito si no que es la propia carga. La principal utilización es el gobierno directo de
cargas que precisan unas tensiones o corrientes superiores a los niveles de la familia. Por otro lado
permiten la realización de puertas NAND por conexión con solo unir en paralelo las salidas de varios
circuitos integrados

Tri-state en una compuerta lógica

Llamada también como compuerta lógica de tres estados las compuertas presentan tres estados de
salidas diferentes un estado de bajo alto y uno de alta impedancia o estado flotante en este estado se
comporta como si aún no se estuviera conectada al circuito mismo excepto por la pequeña fuga de
corriente que se puede presentar hacia adentro o hacia afuera de la terminal de salida lo cual puede ser
el estado 0, 1 , y de alta impedancia lógica

Fan- out en una compuerta lógica

Cuando la salida de una puerta lógica se conecta a una o más entradas de otras puertas se genera una
carga en la puerta excitadora. Existe un límite para el número de entradas que una cierta puerta puede
excitar. Este límite se denomina fan-out o cargabilidad de la puerta.
b) Mencionar las diferencias entre TTL vs CMOS

TTL: diseñada para una alta velocidad.

CMOS: diseñada para un bajo consumo

La ventaja del CMOS sobre los chips TTL es que el CMOS tiene una mayor densidad de puertas lógicas
dentro del mismo material. Los chips TTL consumen más energía en comparación con la energía
consumida por los chips CMOS incluso en reposo. El consumo de energía del CMOS depende de varios
factores y es variable. La frecuencia de reloj es uno de los principales factores para el consumo de
energía. Valores de reloj más altos resultarán en mayor consumo.

Algunas desventajas del CMOS

Cuando se considera el diseño y la fabricación, no hay duda de que los chips CMOS son muy delicados y
difíciles de manejar, ya que son muy susceptibles a la descarga electrostática una cantidad muy pequeña
de electricidad estática podría dañar los chips CMOS. Por lo tanto, las personas suelen dañar
involuntariamente sus chips solo al tocar los terminales del CMOS.

Conclusión

Bibliografía

José Francisco Martínez Lendech

http://ri.uaemex.mx/bitstream/handle/20.500.11799/63800/secme-35342.pdf?
sequence=1&isAllowed=y

https://lc.fie.umich.mx/~jfelix/LabDigI/Practicas/P6/Lab_Digital%20I-6.html

https://www.ingmecafenix.com/electronica/compuerta-tres-estados/

https://www.infor.uva.es/~jjalvarez/asignaturas/fundamentos/apuntes/analogica/
Tema_4_familias_logicas.pdf

https://electrojoan.com/diferencia-entre-ttl-vs-cmos/