Documentos de Académico
Documentos de Profesional
Documentos de Cultura
El display de 7 segmentos f f
b b
La Figura 4.47 muestra un display común formado por g g
siete elementos o segmentos. Excitando determinadas
combinaciones de estos segmentos, se pueden obtener e e
cada uno de los diez dígitos decimales. La Figura 4.48 c c
muestra este tipo de display digital para cada uno de los d d
f b
g FIGURA 4.49 Configuraciones de los display
de LED de 7 segmentos.
e c
refleja la luz incidente y, por tanto, permanece oscuro. Los múltiple, que se muestra en la Tabla 4.10, corresponde en
LCD consumen mucha menos potencia que los LED, pero realidad a siete tablas de verdad, que podrían separarse en
no se pueden ver en la oscuridad, mientras que los LED sí. una tabla por segmento. Si aparece un 1 en las columnas
de salida de la tabla, indica que el segmento está activado.
Puesto que el código BCD no incluye los valores bina-
Lógica de los segmentos rios 1010, 1011, 1100, 1101, 1110 y 1111, estas combina-
Cada segmento se utiliza para varios dígitos decimales, ciones no van nunca a aparecer en las entradas y pueden,
pero ninguno de ellos se emplea para representar los diez por tanto, tratarse como condiciones indiferentes (X),
dígitos; por tanto, cada segmento tiene que activarse como se indica en la tabla de verdad. Para coincidir con la
mediante su propio circuito de decodificación que detecta mayoría de fabricantes de circuitos integrados, en esta
la aparición de cualquier número en el que haya que usar aplicación una A representa el bit menos significativo y
ese segmento. A partir de las Figuras 4.47 y 4.48, se deter- una D indica el bit más significativo.
minan los segmentos que hay que activar para representar Expresiones booleanas de la lógica de segmentos. A par-
cada uno de los dígitos, los cuales se enumeran en la Ta- tir de la tabla de verdad se puede escribir para cada seg-
bla 4.9. mento una expresión suma de productos o producto de
sumas. Por ejemplo, la expresión suma de productos están-
Dígito Segmentos activados dar para el segmento a es:
Lógica de
decodificación a
de los b
Código D segmentos c
BCD de C d
B e
entrada
A f
g
FIGURA 4.50 Diagrama de bloques de la lógica
Display de 7 segmentos
y el display de 7-segmentos.
CAP04_FLOYD.qxd 16/05/2006 18:20 PÆgina 254
Minimización mediante el mapa de Karnaugh de la ló- Implementación mínima de la lógica del segmento a. La
gica de segmentos. Vamos a comenzar obteniendo una expresión mínima suma de productos a partir del mapa de
expresión suma de productos mínima para el segmento a. Karnaugh de la Figura 4.52 para la lógica del segmento a
En la Figura 4.51 se muestra un mapa de Karnaugh corres- es:
pondiente al segmento a. Los pasos que hay que seguir son D + B + CA + CA
los siguientes:
Esta expresión puede ser implementada mediante dos
Paso 1. Los 1s de la Tabla 4.10 se pasan directamente
puertas AND de 2 entradas, una puerta OR de 4 entradas y
al mapa de Karnaugh.
dos inversores, como se muestra en la Figura 4.52.
Paso 2. Se introducen en el mapa todas las condiciones
Compare este circuito con la implementación de la expre-
“indiferentes” (X). sión estándar del segmento a vista anteriormente.
Paso 3. Se agrupan los 1s como se muestra. Se utilizan Comprobará que el número de puertas e inversores se ha
las condiciones “indiferentes” y superposicio- reducido de trece a cinco, disminuyendo significativamen-
nes de celdas para conseguir los grupos más te el número de interconexiones necesarias.
grandes posibles. La lógica mínima necesaria para cada uno de los res-
Paso 4. Se escribe el término producto mínimo para tantes seis segmentos (b, c, d, e, f y g) puede obtenerse
cada grupo y se suman para obtener la expre- mediante un método similar.
sión suma de productos mínima.
No olvide que las condiciones “indiferentes” no tienen
porqué incluirse en un grupo, pero en este caso se utilizan
Implementación VHDL (opcional)
todas ellas. También hay que fijarse en que los 1s de las Toda la lógica de los segmentos puede describirse utilizan-
celdas de las esquinas se agrupan con condiciones indife- do VHDL para llevar a cabo la implementación en un dis-
rentes utilizando la adyacencia cíclica. positivo lógico programable. La lógica correspondiente al
CAP04_FLOYD.qxd 16/05/2006 18:20 PÆgina 255
RESUMEN ■ 255
CA
BA
00 01 11 10
DC
00 1 1 1
CA
01 1 1 1 B D
B
11 X X X X C a
A
10 1 1 X X A
C
D
Suma de productos mínima: D + B + CA + CA
FIGURA 4.51 Minimización de la expresión lógica del FIGURA 4.52 Implementación lógica mínima
segmento a mediante el mapa de Karnaugh. del segmento a de un display de 7-segmentos.
RESUMEN
■ En la Figura 4.53 se muestran los símbolos y las expresiones booleanas de salida para un inversor
y puertas de dos entradas.
A A A A
A A AB AB A+B A+B
B B B B
FIGURA 4.53
■ Leyes conmutativas: A + B = B + A
AB = BA