Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Memorias
Ing. Javier Andrés Torres P. M.Sc
Escalares y Vectores
En Verilog se pueden representar wire [3:0] n0;
bits a nivel individual o grupal wire n1;
• Un solo bit dentro de una reg [3:0] d0;
secuencia se puede representar reg d1;
mediante un flip –flop.
Esto se logra construyendo un hardware dentro del procesador que sea capaz de
comprender y ejecutar una serie de operaciones.
Como por ejemplo, un procesador CISC vendría preparado con una instrucción
específica ("MULT"). Cuando se ejecuta, esta instrucción carga los dos valores en
registros separados, multiplica los operandos en la unidad de ejecución y luego
almacena el producto en el registro apropiado. Por lo tanto, toda la tarea de
multiplicar dos números se puede completar con una instrucción:
mult A , B , C
RISC
Los procesadores RISC solo usan instrucciones simples que se pueden ejecutar en un ciclo
de reloj.
LOAD A, W
PROD B
STORE C
COMPARATIVA
CISC RISC
Énfasis en el hardware Énfasis en el software
Incluye instrucciones complejas que requieren de varios Emplea instrucciones que se ejecutan en un único ciclo de
ciclos de reloj reloj
incorpora instrucciones orientadas a realizar movimientos Incorpora instrucciones orientadas al movimiento entre
de datos entre posiciones de memoria ACUMULADOR – POSICION DE MEMORIA
Tamaños de código pequeños ( Programa) , ciclos altos por Ciclos bajos por segundo, tamaños de código grandes
Segundo (Grande)
Transistores utilizados para almacenar instrucciones Gasta más transistores en registros de memoria
complejas
Las Instrucciones tienen un tamaño variable Todas las instrucciones tienen el mismo tamaño
COMPARATIVA
CISC RISC
Arquitecturas 0x86 ARM, PIC, AVR, etc
DATAPATH
http://www.sinaptec.a
lomar.com.ar/2018/03
/computadora-de-4-bit
s-capitulo-1.html
Implementación de Datapath
empleando
Logisim
Banderas
Instrucciones
La mitad de las
Instrucciones son
de 8 bits
OpX : Código de la Operación. En este tipo de
Instrucciones el valore es 0X
Rd : Registro de Destino
Rs : Registro Fuente
La otra mitad de
las Instrucciones
son de 16 bits