Traducido del inglés al español - www.onlinedoctranslator.

com

TUTORIAL DE DISEÑO DE CADENCE 6.x

Este tutorial parte del supuesto de que ya está familiarizado con la versión 6.0 de Cadence Suite. Los
capítulos anteriores de este curso se ocupan de los componentes de simulación esquemática, de símbolos y
analógica de la versión 6.0 de Cadence Suite.

La tecnología que se utilizará a lo largo de este breve tutorial es AMS 0.35um, opciónc35b41. Para iniciar esta tecnología y comenzar a
usar Cadence Suite, escribainstrumentosen la ventana de tu terminal2. Luego, en la ventana del IMSE-CAD, como se muestra en la
siguiente figura, seleccione:

Distribución 2015/2016 > DFWII IC 6.1.6 > AMS Hit-Kit 4.10.

El comando para lanzar Cadece Suite con la tecnología AMS seleccionada es:

ams_cds -modo fb -tech c35b4

Una vez que haya hecho esto, se iniciará Cadence Suite. Debe seleccionar también la variedad específica de la tecnología,
como se muestra en la siguiente figura:

Proceda como se describe en lecciones anteriores para crear una nueva biblioteca adjunta a la tecnología. En la
ventana Adjuntar biblioteca a biblioteca de tecnologíadebes elegirTECNOLOGÍA_C35B4. Has creado la biblioteca
donde trabajarás y
crear los diseños para los ejercicios de esta lección. En estos
ejercicios, creará la vista de diseño de diferentes diseños,
verificará si estos son correctos de acuerdo con las reglas de
diseño de la tecnología, comparará diferentes (
esquemáticoydiseño) vistas para buscar inconsistencias, y
obtendrá los parásitos asociados a la vista de diseño.

El resto del tutorial se trata de los siguientes

conceptos:

• Creación de la vista de diseño

1Esta opción se refiere a uno de los sabores de la tecnología, como la cantidad de metales.

2Recuerde que cada tecnología que se utilizará en Cadence Suite debe iniciarse desde una carpeta dedicada. Es decir, si utilizó
dos tecnologías diferentes, inicie cada una en una carpeta diferente.
1 de 13
• Configuración de las opciones de visualización

• Trabajar con primitivas

• Enrutamiento
• Uso de etiquetas
• República Democrática del Congo

• LVS
• QRC
• Simulación posterior al diseño

En este tutorial, creará el diseño de un inversor. Ve a laGerente de bibliotecay, en su biblioteca, cree una nueva celda con un
nombre de identificación (comopruebaoinversión), seleccionando elEscribecomodiseño.

ElPaquete de diseño virtuosoLa ventana se abre inmediatamente y contiene las capas de tecnología. En la siguiente
figura se puede ver esa ventana. Si bien todos los comandos y menús se encuentran en la parte superior de la ventana
(en este tutorial no repasaremos todos y cada uno de los comandos y acciones), las dos secciones más importantes son
la de la izquierda, laCapasy la gran sección negra, que es donde los diseñadores dibujan todos los elementos y objetos
del diseño.

Importante: Antes de comenzar el diseño, debe verificar la configuración de la cuadrícula. En la ventana de Virtuoso Layout
Suite, elijaOpciones→Monitory edite los campos enControles de cuadrícula, particularmente los espacios X e Y Snap. La
siguiente figura muestra la ventana de configuración con los valores correctos.
Para dibujar transistores con Virtuoso Layout Suite podemos hacer uso de las celdas paramétricas. Son celdas que ya tienen la
disposición de los transistores, e incluso otros componentes como resistencias o capacitores, dependiendo del kit de diseño de
la fundición. A continuación se presentan algunas pautas:

• Puedes obtenernmos4ypmos4transistores dePRIMLIBagregando una instancia como en la ventana del

esquema, pero ahora, cuando la inserte, debe elegir eldiseñovista
• Para el presente diseño se debe incluir el contacto de sustrato de ambos transistores (elíjalo en el menú de la
celda paramétrica).
• Para dibujar capas debe seleccionar ladibujoversión (dibujo) de la capa en la pestaña Capas y crea
rectángulos con la tecla de atajo 'r'.
• Para dibujar el enrutamiento entre contactos usemetálico 1.
• Para crear contactos debe seleccionarCrear→Vía.
• Puede crear reglas para medir distancias entre componentes. Para hacer esto, seleccioneInstrumentos→Crear
regla.
2 de 13
Ahora debe nombrar los nodos para que coincidan con la vista esquemática. esto se hace con
etiquetas. Supongamos que el esquema de su inversor se parece a esto:

El procedimiento para poner el mismoetiquetasen el diseño se explica a continuación:

• Generalmente, las etiquetas se crean parametal1capas. En elCapaspestaña seleccionar la capaPIN metal1.

• A continuación, en elPaquete de diseño virtuoso, SeleccioneCrear→Etiqueta. Los nombres elegidos deben coincidir con los
nombres definidos en la ventana del esquema:en,fuera,vdd!, ygnd!.
• Si lo considera necesario, cambie elAlturatamaño a aproximadamente0.5. Durante este paso, si la etiqueta aún no está visible en la
ventana de diseño, presionePESTAÑA.

Importante: No olvides seleccionar la capaPIN metal1antes de crear la etiqueta. Por ejemplo, en la figura tenemos
vdd!conmetal1. Por ello, hemos seleccionadoPIN metal1en las Capas y justo después de eso hemos creado la
etiqueta. Tenga en cuenta que en la figura, el '+' define la capa que está asociada a la etiqueta.

3 de 13
 ***

Ahora debe verificar si hay algún error en su diseño, es decir, debe realizar elComprobación de reglas de diseño(República Democrática del Congo).
En este tutorial, elAsurase utilizará el software. Por lo tanto, seleccioneAsura→Ejecutar República Democrática del Congoen el editor de diseño.

Por ahora, solo se verificarán las validaciones de reglas específicas. Un grupo de validaciones de reglas se conoce comúnmente como
interruptores. Puedes encontrarlos en la ventana.Ejecute Assura DRC. Para definir los interruptores debe seleccionarEstablecer
interruptoresy luego con eltecla CTRLpuede seleccionar más de un interruptor. Algunas informaciones clave sobre la tecnología que
estamos utilizando en este tutorial:
• Hasta la etapa final del diseño del circuito, se pueden usar los conmutadores: no_coverage y
no_generated_layers.
• Durante la fase en la que estamos más interesados en la violación de las reglas de dibujo, también se pueden usar los
interruptores: no_erc y no_info.
• Todos los demás parámetros DRC no deben cambiarse. Nota: los
interruptores dependen de la tecnología.
Si repites el DRC y si ya hay datos anteriores, seleccionaOKpara sobrescribir ysípara dejar de ver el actual.
Después de eso, seleccionesípara mostrar los resultados.
Finalmente, el único con los interruptores.sin coberturayno_generated_layersno debe dar ningun error! Nota: Si hay errores,
seleccioneAV(significadoTodo visible) en elVentana de capa de erroreso mostrará Esto le permite ver todos los errores
existentes. Probablemente tendrá que hacer una actualización en la ventana de diseño: Ventana→Redibujar o Ventana→
Ajustar todo. Los colores de los errores coinciden con los dados en elVentana de capa de error.

***

A continuación, realizaremos la extracción del circuito, es decir, todos los parásitos resultantes de la disposición de los
dispositivos (capacitancias, diodos y demás componentes que puedan existir debido a la interacción entre diferentes capas). La
vista de diseño también se comparará con el esquema (Diseño versus esquema, o simplementeLVS)

4 de 13
Sin ningún error de DRC, seleccioneAsura→Ejecutar LVS. En el formulario principal pulsaEstablecer interruptores,
Selecciona el resimular_extraídoopción y presioneOK. Esto asegura el uso de esta ejecución de LVS para RCX. En el
formulario principal pulsaOKpara iniciar LVS.

***

Si no hay errores de LVS, puede continuar con la extracción porAsura→Ejecutar QRCy elija la pestaña Extracción.
Para el nodo de referencia (Nodo de referencia) escribirgnd!. Proceder conOK.
Si lo prefiere, también puede visualizar las conexiones eléctricas entre los elementos extraídos. Solo tienes que
configurar la pantalla haciendoOpciones→Monitory añadirRedesu otros elementos enControles de pantalla.

***
Ahora es el momento de simular el diseño de la misma manera que lo hizo con el esquema. Esta es la única forma que tenemos
de saber cómo los parásitos del diseño afectan el rendimiento de nuestro circuito. Iremos 2 métodos para hacer eldiseño
posteriorsimulación.

MÉTODO 1
Para el caso que nos ocupa, una solución rápida es la siguiente: Abrir la vistaav_extraído, luego desde allí abre el
ADEy cargar elExpresarque has guardado en elsimulación esquemática(donde ya están configurados los
valores de tensión y también las salidas a graficar). Luego, ejecuta la simulación y ¡voilà!

MÉTODO 2
Alternativamente, y como un método que generalmente se usa para cualquier diseño posterior para cualquier celda dada (particularmente para muchas
celdas diferentes), la simulación posterior al diseño se realiza de la siguiente manera.
En elGerente de bibliotecaventana crear una nueva vista en la bibliotecainversor(Archivo→Nuevo→Vista de celda), que
será la vista esquemática del banco de pruebas del inversor.

5 de 13
Cree un circuito como el que se muestra en la figura. Usa la celdainversióndiseñado por usted (utilice elsímbolovista). Puede
encontrar los otros dispositivos en la biblioteca.analogLib. El generador de forma de onda cuadrada esvpulso(entre 0 y 3.3V,
ancho de pulso2.5n,período5n, e igualaumentoycaerveces 100p).
El suministro de CC esvdccon el valor 3.3V. Los otros componentes sonvddytierra, también se encuentra en
analogLib. Con la fuente de CC como se muestra en la figura, los nodos internos se definen automáticamente (vdd!y
gnd!). El pin out solo se usa para evitarAdvertenciadel simulador, aunque en este diseño sería más adecuado el uso
de una carga capacitiva.
HacerComprobar y guardary puedes cerrar elEsquemáticovista. Ahora, crea una nueva vista de celda de la celda.
inv_testbenchelegir la herramientaEditor de jerarquíasy continuar con continuar conOK.

Se abrirá la ventana de configuración. EscogerUsar plantillayEspectro. Edite los valores para que coincidan con la
siguiente figura y continúe conOK.

6 de 13
7 de 13
Abre ahora la vistaconfiguraciónen elGerente de biblioteca. Selecciona elCelda superioresquemático.

En el esquema (tenga en cuenta que es la vistaconfiguración) abre el ADE. Configurar la simulación. Los resultados de la simulación
posterior al diseño se presentan a continuación.

8 de 13
9 de 13
 3
10 de 1
11 de 13
 3
12 de 1
 3
13 de 1