Universidad Central de Venezuela

Escuela de Ingeniería Eléctrica

Departamento de Electrónica, Computación y Control
Sistemas Digitales I
Sem. 2010-3
Guía Temas 1 y 2

1. Para el circuito de la figura 1:

VCEsat= 0,2 V
VBE= 0,7 V

Figura 1

a) Determinar el voltaje de salida de nivel alto para una capacidad de carga de 5 compuertas.
b) Determinar el voltaje de entrada mínimo requerido para llevar un transistor de la compuerta a la región de
saturación cuando Bsat=20.
c) Determinar el margen de ruido de la compuerta cuando la entrada está en nivel alto y la capacidad de carga es
de 5 compuertas.

2. Para cada uno de los siguientes circuitos determine:

a) El comportamiento de la Compuerta y la función que realiza.
b) Curva Característica de Transferencia.
c) Curvas Características de Carga de Entrada y de Salida, considerando que el margen de ruido señalado.
d) Fan-Out de la Compuerta.

Figura 2
Figura 3

Figura 4

Figura 5
 +5V +5V IcT1 (mA)

R1 R3
5k 22k 50
Z
D1
A T1
D2 D3 D4
B R2 VCEsatT1 (V)
5k 0 0.4

VBE 1=Vd=0.7V
βT1=60
MR=300mV
Figura 6

+5V +5V IcT1 (mA)

R1 R3
5k 22k 50
Z
D1
A T1
D2 D3 D4
B R2 VCEsatT1 (V)
5k 0.1 0.3

VBE 1=Vd=0.7V
βT1=60
MR=500mV
Figura 7

Figura 8
 Figura 9

Hallar R7 y R8 y posteriormente caracterizar la compuerta.

+5V +5V

IcT1,2 (mA)
-5V R4
R1 R3
10k
5k 10k
T1
D2 50
A T2
D1

R7 VCEsatT1,2 (V)
+5V
Z 0 0.4

R8 VBE 1,2,3,4=Vd=0.7V
R2
βT1,2,3,4=200
5k
MR=300mV
D3 Fan-Out=8
B T3
D4
T4
R5
R6
10k
10k

-5V -5V

Figura 10
Hallar R3 y posteriormente caracterizar la compuerta.

Figura 11

Hallar R1 y posteriormente caracterizar la compuerta.

Figura 12
Interfaces Entrada-Salida:

1. A continuación se muestra en la figura una interfaz de compuertas de una determinada familia X. Las dos
compuertas de la izquierda son de colector abierto. A continuación, en la tabla se presentan las características
de la familia:

VOH min VOL máx VIH min VIL máx IOH máx IOL máx IIH máx IIL máx
Famila X 2.4 V 0.4 V 2V 0.8 V -400 uA 16 mA 40 uA -1.6 mA
Familia X OC N/A 0.4 V 2V 0.8 V 0.1 mA 8 mA 20 uA -0.1 mA
Nota: Corrientes Positivas Entrando a la Compuerta.

Se pide determinar:
a) La función lógica que realiza la compuerta.
b) El rango de valores de RP para que la interfaz funcione correctamente. Se desea que en nivel alto el Margen de
Ruido aceptado para la interfaz sea de 100mV. Para nivel bajo, utilice los valores de la tabla 1.

+5V

RP

A
B Z

C
D

Figura 13

2. A continuación se muestra en la figura una interfaz de compuertas correspondiente a la Familia TTL Standard. La
compuerta de la izquierda es de colector abierto y las corrientes de salida en alta y en baja máxima de la misma son de
250uA y 16mA respectivamente. Se pide determinar los valores de R1, R2 y R3 para que la interfaz funcione
correctamente, encendiéndose el diodo LED Dled cuando se presenta un nivel alto a la salida de la compuerta OR.
Asuma los niveles de corriente y tensión de las compuertas y demás datos que considere necesarios como
correspondientes a la familia TTL Standard.

Figura 14
3. En la figura se muestra una interfaz de compuertas TTL. Las compuertas de la izquierda son de colector abierto y
las corrientes de salida en alta y en baja máxima de éstas son de 250uA y 16mA respectivamente, al igual que en el
problema 1.

Determine:
• La función lógica que realiza el circuito.
• Construya el circuito equivalente implementado con tecnología CMOS.
• Determine el rango de valores de R para que el circuito funcione correctamente, considerando:
• Que todas las compuertas son de la familia TTL Standard.
• Que todas las compuertas son de la familia TTL Low-Power Schottky.

Figura 15
Implementación CMOS, DECO / MUX:

4. Implemente con tecnología CMOS el circuito lógico cuya función sea F (ABC)=ΠM(0,2,4,7) D(1,5). Puede utilizar
puertas transmisoras.

5. Para el esquema lógico de la figura 2, obtener el mínimo circuito implementado con transistores MOSFET que
cumpla exactamente con la misma función lógica.

Figura 16.

6. Para el esquema lógico de la figura 2, obtener el mínimo circuito implementado con transistores MOSFET que
cumpla exactamente con la misma función lógica.

Figura 17.

7. Halle un circuito con MOSFET equivalente al presentado en el esquema que no contenga compuertas
transmisoras.

Figura 18
8. En el circuito de la figura determine:

• Las expresiones y tablas de verdad de las funciones FH(XYZW) y FL(XYZW).

• La tabla de verdad de la función F(XYZW), identificando las combinaciones de entrada para las que la salida
arroja nivel alto, bajo, alta impedancia y cortocircuito.
• Modificando las combinaciones en cortocircuito por alta impedancia, implemente el circuito modificado con
multiplexores 4 a 1 comerciales. Utilice como entradas de selección las señales.

Figura 19

9. Implemente con lógica CMOS el circuito mostrado en la figura (Multiplexor 2 a 1 con habilitador Strobe). Para la
implementación puede utilizar compuertas transmisoras.

Figura 20

10. Se tienen las funciones F1(ABCD) y F2(ABCD), dadas por las siguientes expresiones:

• Implemente la función F1(ABCD) basándose en el esquema lógico de la figura 3. Indique claramente los datos
contenidos en U1 y las conexiones de las señales A y B en U2, utilizando compuertas NOR de dos (2) entradas.
 Figura 21

• Implemente la función F2(ABCD) con el decodificador más simple posible con salidas activas en 0 y compuertas
NAND de dos (2) entradas.

11. A continuación en la figura se muestra un circuito en el cual se debe programar la memoria ROM U1. Determine
la información que ésta debe contener para que arroje a las salidas F1 y F2 las funciones señaladas abajo. Tome
en consideración el orden en el que colocan las entradas en el circuito con respecto a la ponderación de las
mismas en las expresiones dadas.

Figura 22

12. Se tiene un sistema capaz de controlar el motor de apertura y cierre de la puerta de un garaje. El sistema recibe
información de dos sensores (S1 y S0) que indican el estado de puerta abierta o cerrada:
• S1=1: si la puerta está totalmente cerrada
• S1=0: si la puerta no está totalmente cerrada
• S0=1: si la puerta está totalmente abierta
 • S0=0: si la puerta no está totalmente abierta
Además, tiene un tercer sensor (ORDEN) que indica la intención del usuario para abrir (ORDEN=1) o cerrar (ORDEN=0)
la puerta.
El sistema debe generar dos señales lógicas: “M” para controlar el funcionamiento del motor (encendido M=1 o apagado
M=0), y otra orden “SENT” para indicar el sentido de operación de la puerta (abriendo SENT=1 o cerrando SENT=0).
Diseñar el mínimo esquema lógico utilizando multiplexores comerciales.

ORDEN

S1
CIR. M
COMB. SENT
S0

Figura 23

13. Para el circuito mostrado en la figura:

• Realizar una tabla de verdad donde se muestre el comportamiento de cada uno de los elementos que conforman
el circuito (ROM 1, multiplexores, ROM 2, salidas F0, F1 y F2) y halle las expresiones de las salidas F0, F1 y F2
en función de las entradas CBA.
• Implementar las funciones F0 y F1 con transistores CMOS.
• Implementar la función F2 utilizando un Decodificador comercial.

Figura 24
 DIR (HEXA) CONT (HEXA) DIR (HEXA) CONT (HEXA)
0 3A 0 06
1 D4 1 04
2 57 2 05
3 8B 3 01
4 26 4 07
5 F2 5 00
6 9C 6 02
7 B1 7 00
Tabla ROM1 Tabla ROM2

14. Dado el circuito de la figura:

• Hallar las expresiones de F0 y F2 en función de las variables de entrada F0(D,C,B,A) y F2(D,C,B,A). Realice una tabla de
verdad con las variables importantes (señales de entrada A, B, C y D, entradas de la memoria ROM A0, A1, A2 y
A3, variable H, variables de salida F0 y F2).
• Implementar la función F0 con transistores CMOS. (Circuito mínimo)
• Implementar la función F2 utilizando un multiplexor comercial

Figura 25

De acuerdo al sistema combinacional mostrado en la figura 3:

• Hallar la tabla de verdad de la función F(ABC).
• Hallar la expresión lógica mínima de la función F(ABC).
• Implementar F(ABC) utilizando el decodificador comercial más simple posible.
 I0
I1
I2 z
0
1 I3
A A 2 s1 s0
I0 F(ABC)
B B 3 z
4 A C I1
C C s
5 I0
6 I1
7 I2 z
I3
s1 s0

A B

Figura 26.

15. De acuerdo al sistema combinacional mostrado en la figura 3:

• Hallar las expresiones lógicas mínimas de las funciones F0(DCBA), F1(DCBA) y F2(DCBA).
• Hallar las tablas de verdad de las funciones F0(DCBA), F1(DCBA) y F2(DCBA).
• Implementar las 3 funciones utilizando la memoria ROM más sencilla posible. Realice el esquema de conexiones
de la ROM con las entradas y salidas.

Figura 27.
 16. Se tiene una memoria ROM que arroja a su salida cuatro funciones F3, F2, F1 y F0 dependientes de las entradas
A, B C y D, cuyo diagrama circuital e información almacenada se muestran a continuación.

Address Data Address Data

0 6 8 D
1 2 9 9
2 1 A A
3 2 B 9
4 6 C A
5 6 D D
6 2 E 9
7 1 F 9

Figura 28

Se desea:
• Deducir las tablas de verdad de cada una de las funciones.
• Determinar las expresiones mínimas de cada una de las funciones como suma de productos.
• Determinar las expresiones de Quine-McCluskey como suma de minitérminos.
• Implemente las funciones F3 y F2 con el decodificador comercial más simple posible.
• Implemente las funciones F1 y F0 con multiplexores 4 a 1.

Nota: Tome en cuenta las posibles simplificaciones de las funciones, las cuales como bien se sabe conllevarán a la
solución más óptima.

J. Nunes.