1.2. Código : 710192M G01 - G80 1.3. Prerrequisito : Introducción a la Programación Orientada a Obj. (750081M) 1.4. Programa Académico : Ingeniería de Sistemas, Tecnología de Sistemas 1.5. Intensidad Horaria : 3 h/s Teoría 1.6. Créditos : 3 1.7. Profesor : Rubén Darío Nieto Londoño 1.8. Habilitable / Validable : Si/Si 1.9. Periodo Académico :
2. OBJETIVOS 3. CONTENIDO
Al finalizar el curso se pretende que el estudiante Capítulo 1: Introducción
haya adquirido habilidades que le permitan estar en Organización y Arquitectura capacidad de: Estructura y Función 2.1. Analizar los principios de la arquitectura y la organización de los computadores modernos. Capítulo 2: Evolución y desempeño del 2.2. Recordar el contexto histórico en que se ha Computador desarrollado la tecnología de los Breve historia de los computadores computadores modernos. Generaciones de Computadores 2.3. Analizar los criterios que permiten obtener Velocidad del Microprocesador un equilibrio del desempeño de las partes que Balance de desempeño conforman un computador. Mejoras en la Organización y Arquitectura 2.4. Comprender los elementos básicos que del Chip conforman el ciclo de instrucción y el rol de Multicore, MICs, y GPGPUs las interrupciones en el mismo. Evolución de la Arquitectura Intel x86 2.5. Analizar los componentes de un computador: Sistemas embebidos – Evolución del ARM CPU, Memoria y módulos de entrada/salida, Evaluación del desempeño y la manera como estos se comunican. Velocidad de reloj instrucciones por segundo 2.6. Comprender las características de los Benchmarks, Ley de Amdahl, Ley de Little sistemas de memoria y su uso dentro de jerarquía de memoria. Capítulo 3: Visión de alto nivel del computador 2.7. Comparar los tipos de memoria Componentes del Computador semiconductora de acuerdo con las Funcionamiento del Computador características tecnológicas, estructurales y Ciclos de captación y de ejecución organizacionales de las mismas. Interrupciones 2.8. Evaluar los criterios para el uso de niveles y Funcionamiento de Entrada/salida métodos de mapeo memoria caché. Estructuras de Interconexión 2.9. Comparar las unidades de memoria externa: Interconexión con Buses Discos magnéticos, magneto-ópticos y de Jerarquía de Múltiple-Bus cinta. Elementos de diseño de un bus 2.10. Analizar los elementos y métodos de Interconexión Point-to-Point implementación de entrada/salida en los Características de la Conexión QuickPath computadores modernos. Interconnect (QPI) Características del estándar Peripheral Component Interconnect Express (PCIe) Capítulo 4: Memoria Caché Procesamiento de una Interrupción Visión general de los sistemas de memoria Controlador de Interrupciones Intel 82C59A de los computadores Intel 82C55A Características de los sistemas de memoria Acceso Directo a Memoria (DMA) Jerarquía de Memoria Intel 8237A Controlador de DMA Principios básicos sobre memoria caché Canales y procesadores de E/S Elementos de diseño de la caché Características de los Canales de E/S Direccionamiento y tamaño de caché La interfaz externa: Thunderbolt e InfiniBand Funciones de mapeo Configuraciones Punto-Punto y Multi-punto Algoritmos de reemplazo Estructura de E/S del IBM zEnterprise 196 Políticas de escritura Tamaño de línea y número Cachés 4. METODOLOGIA DE TRABAJO Organización de caché en el Pentium Organización de Caché en el ARM • Por cada capítulo del contenido se ha desarrollado una guía de estudio. Esta incluye Capítulo 5: Memoria Interna preguntas sobre los conceptos del capítulo así Memoria principal semiconductora como preguntas tipo examen (Extractadas de Memorias de Acceso Aleatorio exámenes de cursos anteriores). Estas guía- Memorias SRAM y DRAM taller de estudio se publican con anticipación Memorias ROM en el Campus Virtual de la Universidad. Organización por módulos • También se incluyen en el Campus Virtual: Corrección de errores ü las diapositivas usadas en clase por el profesor Organizaciones avanzadas DRAM ü Artículos en formato pdf recomendadas en libro Synchronous DRAM, Rambus DRAM guía. DDR SDRAM, Cache DRAM ü Enlaces a páginas web sobre desarrollos actuales en tecnología. Capítulo 6: Memoria Externa ü Enlaces a videos de interés publicados en Discos Magnéticos Internet. Mecanismos de lectura y escritura magnética • Se elaborarán guías para que el estudiante realice Organización y Formato de datos simulaciones relacionadas con el funcionamiento Características físicas de varias de las temáticas del curso (por ejemplo Parámetros de desempeño de disco sobre memoria caché, memorias dinámicas y Sistemas RAID (Redundant Array of estáticas, entrada/salida). Independent Disk) Discos de estado solido (Solid State Drives) 5. EVALUACIÓN Memorias Flash La calificación final de cada estudiante se calculará SSD comparados con HDD de la siguiente forma: Organización SSD Actividades de evaluación Porcentaje Memoria Óptica Exámenes por capítulo 50 % Discos compactos Talleres por capítulo 30 % DVD (Digital Versatile Disk) Proyecto 20 % Discos ópticos de alta definición Cinta Magnética 6. BIBLIOGRAFÍA Capítulo 7: Entrada/Salida STALLINGS, William. “Computer Organization and Dispositivos externos Architecture: Designing for Performance”. 9th Edition, Pearson Estructura y función de un Módulo de E/S Prentice Hall™, New Jersey, USA. 2013. ISBN-13: 978-0-13- 293633-0, ISBN-10: 0-13-293633-X. Entrada/Salida Programada Visión general de Entrada/Salida STALLINGS, William. “Organización y Arquitectura de Programada Computadores” Séptima Edición. España. 2006. ISBN 13: Comandos e Instrucciones de E/S 978-84-8966-082-3.6.2. E/S manejada por Interrupciones HENNESSY, John L., PATTERSON David A. “Computer HARRIS, David M., HARRIS, Sarah L. “Digital Design and Organization and Design, the Hardware/Software Interface”. Computer Architecture”. Second Edition, Morgan Kaufmann 4th Edition”. Morgan Kaufmann Publishers, New York, S.A. Publishers, New York, S.A. 2013. ISBN: 978-0-12-394424-5 2012. ISBN: 978-0-12-374750-1 HENNESSY, John L., PATTERSON David A. “Organización y Diseño de Computadores, La interfaz HENNESSY, John L., PATTERSON David A. “Computer Hardware/Software”. McGraw-Hill/Interamericana de España, Architecture. A quantitative approach”, 5th Edition. Morgan S.A. 1995.ISBN: 1-55860-281-X Kaufmann Publishers, New York, S.A. 2012. ISBN: 978-0-12- 383872-8