Está en la página 1de 48

a) Sistemas de Lazo Abierto: características:

• Sin realimentación (no automático)


• Falta de precisión
• Poco versatil
• Aplicaciones simples y económicas
Ejos: Lavadora de ropa, timers, interruptores
manuales, etc.

salida
G
entrada
 salida  G *entrada

• G(s): Ganancia constante


UES-FIA-EIE-AEL115 Ciclo I-2019
b) Sistema de Lazo Cerrado:

salida G
M 
entrada 1  GH
 out  M * input

• Realimentacion Negativa(-):
Sistemas estables o “automáticos”.

• Realimentación Positiva(+):
Sistemas inestables (osciladores)
UES-FIA-EIE-AEL115 Ciclo I-2019
b) Lazo Cerrado: Realimentación Negativa:
(Sistema automático):
Características:
• Versátil
• Preciso
• Estable.
• Aplicaciones complejas.
Ejos: El ser humano (máquina casi perfecta)
Control de un satélite,
Reguladores automático de tensión (AVR)

UES-FIA-EIE-AEL115 Ciclo I-2019


Sistema Automático: (Realimentación negativa):
Definición:
Un sistema automático es aquel que es
capaz de adaptarse a diferentes condiciones
de operación y de responder a cierta
variedad de entradas, manteniendo una
respuesta deseable.

UES-FIA-EIE-AEL115 Ciclo I-2019


Función de Red o Función de Transferencia:
La función de transferencia de un sistema forma la base de la
representación de las características de las relaciones entrada-
salida (causa-efecto o excitación-respuesta) entre sus
componentes.
Planteando la respectiva Ecuación Diferencial, se establece la
descripción del compartamiento del sistema, en función de
variables de la entrada y salida de interés, o sea:

(n) ( n 1)
d vout ( t ) d vout ( t ) dvout ( t )
an n
 an1 n 1
 ...  a1  a0 vout (t ) 
dt dt dt
d ( m ) vin ( t ) d ( m1) vin ( t ) dvin ( t )
bm m
 bm1 m1
 ...  b1  b0 vin (t )
dt dt dt
UES-FIA-EIE-AEL115 Ciclo I-2019
Función de Red o Función de Transferencia:
Aplicando el criterio de La Transformada de Laplace a la
E.D. y por facilidad suponiendo condiciones iniciales nulas,
facilmente se establece la relación entre la variable de salida
y entrada como un cociente de dos polinomios en F(s):

 
an S n  an 1 S n 1  ...  a1S 1  a0 Vout ( s ) 

 
bm S m  bm 1 S m 1  ...  b1S 1  b0 Vin ( s )
Vout ( s ) bm S m  bm 1S m 1  ...  b1S  b0
 n 1
 H ( s)
Vin ( s ) an S  an 1 S
n
 ...  a1S  a0
( s  z1 )( s  z 2 ) ( s  z3 )...( s  z m )
2

=k
( s  p1 )( s  p2 ) ( s  p4 )...( s  pn )
3

Vout ( s ) zeros
 =k  H (s)
Vin ( s ) polos
UES-FIA-EIE-AEL115 Ciclo I-2019
Definiendo algunas Funciones de Red o Funciones
de Transferencias típicas:
V1
H5   Z in1  Impedancia entrada lado "1"
I1
I1
H6   Yin1  Admitancia entrada lado "1"
V1
V2
H7   Z in2  Impedancia entrada lado "2"
I2
I2
H8   Yin2  Admitancia entrada lado "2"
V2 V2
H1   Ganancia de tensión
V1 V2
H9   Transimpedancia Z21
V1 I1
H2   Ganancia inversa de tensión
V2 I1
H10   Transadmitancia Y12
I2 V2
H3   Ganancia de corriente
I1 V1
H11   Transimpedancia Z12
I1 I2
H4   Ganancia inversa de corriente
I2 I2
H12   Transadmitancia Y21
UES-FIA-EIE-AEL115 V1 Ciclo I-2019
La función de transferencia proporciona la
información siguiente:

• Las raíces del polinomio del numerador se


conocen como los “ceros” del sistema.
Un cero hace “cero” a la función de red.
En el plano complejo se denotan por ceros
“o”.
zeros 0
H (s)  k k 0
polos polos
UES-FIA-EIE-AEL215 Ciclo I-2019
• Las raíces del denominador se conocen
como los “polos” del sistema.
Un polo hace infinita a la función de red.
En el plano complejo se denotan por una
equis “x”
• El orden del sistema queda determinado por
los polos de la función de transferencia, o
sea depende del grado del polinomio del
denominador de H.
zeros zeros
H (s)  k k 
polos 0
UES-FIA-EIE-AEL215 Ciclo I-2019
• Los polos de la función de transferencia
caracterizan la naturaleza de la respuesta
natural del sistema.
• El fasor de la respuesta forzada de la señal
de salida, se determina evaluando la función
de transferencia en la respectiva frecuencia
compleja de la excitación, multiplicada por el
fasor de entrada.

out
H ( s)   out  H ( s)S * in
in exc

UES-FIA-EIE-AEL215 Ciclo I-2019


Ejo. Para el ckto mostrado, determine la ganancia de
tensión v2/vs y la impedancia de entrada vista por la fuente:

Por Divisor de tensión:


 R2 
V2    Vs
 R1  R2 
 R2 
Por Ley de Ohm:   Vs
V2  R1  R2 
I1 
V1  
R1  R2 Vs Vs


V1

V1 V2  R2 
I1 V1 / ( R1  R2 )     H 2( s )
Vs  R1  R2 
 Z in1  R1  R2  H1 ( s )
UES-FIA-EIE-AEL115 Ciclo I-2019
Ejo. Para el ckto mostrado, determine la ganancia de
corriente i2/is e impedancia de entrada vista por la fuente:
Por Divisor de corriente:
 R1 
I2    Is
 R1  R2 
 R1 
  Is
I 2  R1  R2 
 
Is Is
Vs R1 * R2
Zin    H 2( s ) I 2  R1 
I S R1  R2     H1( s )
I s  R1  R2 
UES-FIA-EIE-AEL115 Ciclo I-2019
Analice vc en la red RC en el tiempo “t”
LTK en i :
vs  iR  vc  0
dvc
De "C": i  C
dt
 dvc 
vs   C  R  vc
 dt 
dvc 1 vs
  vc 
dt RC RC
La solución particular para vc (t )
depende de la naturaleza de vs (t )
UES-FIA-EIE-AEL115 y de las condiciones iniciales Ciclo I-2019
Analice Vc en la red RC en el dominio de “s” (frec. Compleja)
Por Divisor de tensión:
 1 
 SC  1
VC    Vs  Vs
 R
1
 RCS  1
 SC 
VC 1 zeros
  k
Vs RCS  1 polos
VC 1/ 1
   H1( s )
Vs S 1/ S
1
Vs 1 1/
Z in   R er
IS SC Filtro pasivo Paso Bajo de 1 orden !!!
RCS  1 zeros wc  1 /  (Con Bode a -3 dB es directo)
 H 2( S )  k
SC polos
  RC
UES-FIA-EIE-AEL115 Ciclo I-2019
Modelo de un Amplificador básico:

A voltage amplifier Simple voltage amplifier


model

VL
H  ?
VS
UES-FIA-EIE-AEL115 Ciclo I-2019
UES-FIA-EIE-AEL115 Ciclo I-2019
1.6 The Operational Amplifier
(Amp-Op):

UES-FIA-EIE-AEL115 Ciclo I-2019


Modelo típico de un Amp-Op

UES-FIA-EIE-AEL115 Ciclo I-2019


Esquema eléctrico y modelo interno
de un Amp-Op:

W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
UES-FIA-EIE-AEL115 Copyright ©2002 McGraw-Hill. All rights reserved. Ciclo I-2019
Caracteristicas Ideales del Amp-Op: Desarrollado por Fairchild en 1964
• a) Impedancia de entrada infinita: Rin = ∞ []
• b) Impedancia de salida nula: Ro = 0 []
• c) Ancho de Banda infinita: AB = ∞ [Hz]
• d) Ganancia de tensión en lazo abierto infinita: k = ∞
• e) Desajustes de salida con el tiempo y la temperatura nulos.

UES-FIA-EIE-AEL115 Ciclo I-2019


Output-input characteristics of a real op amp
circuit, showing the linear and saturation
regions of operation.

W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
UES-FIA-EIE-AEL115 Copyright ©2002 McGraw-Hill. All rights reserved. Ciclo I-2019
Reglas de Oro de Análisis Amp-Op en
condiciones ideales y realimentación negativa:
• 1) Por su alta impedancia de entrada, el
Amp. Op. no demanda corriente en
sus dos terminales de entrada:
iin = 0 [A]
• 2) El Amp. Op. hará cualquier cosa para
fijar iguales tensiones en sus dos
terminales de entrada:
v(+) = v(-) :: vin = v(+) - v(-) = 0 [V]
UES-FIA-EIE-AEL115 Ciclo I-2019
1.6 a) Amp-Op Seguidor de Tensión o buffer:
Del ckto: vout = kvin (1)
LTK rama central:
vs  vin  vout  0 (2)
Sustituyendo (1) en (2):
vout
vs   vout  0
k
v k 
H  out   ???
vs 1 k 
Aplicando la Regla de L´Hopital:

(k )
H  lim k 1
k  
Con las condiciones ideales: (1  k )
Rin = ∞ Ω ; iin = 0 ; k = ∞ k
Tambien: Ro = 0 Ω H 1
vout
 vout  vs
UES-FIA-EIE-AEL115 vs Ciclo I-2019
1.6 a) Amp-Op Seguidor de Tensión: Aplicando Analisis de nodos:

De las características ideales del Amp Op:


Rin =   ; iin =0 A ; Rout  0 
Del ckto y nodos:
v1 = 0 ; v2 = vout ; v3 = vs
Del Amp. Op:
v2 =v3 =vs ; nodo (2) fuente virtual !!!
 vout  vs
vout vs
H   1  vout  H * vs
vs vs
Este ckto es la forma práctica
para probar un Amp-Op !!!
UES-FIA-EIE-AEL115 Ciclo I-2019
1.6 b) Op amp connected as an Inverting amplifier.
http://eeecommunity.blogspot.com/2015/07/741-op-amp-voltage-amplifier-circuit.html

Output characteristics.
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
UES-FIA-EIE-AEL115 Copyright ©2002 McGraw-Hill. All rights reserved. Ciclo I-2019
1.6 b) Inverting amplifier circuit drawnusing detailed
op amp model. Del Amp. Op: vout = kvin (1)
LTK rama izq:
vs  iR1  vin  0 (2)
vs  vout
De Ley de Ohm: i  (3)
R1  R f
Sustituyendo (3) en (2) y en (1):
vout  kR f 
H   ???
vs R f  R1 (1  k ) 
Aplicando la Regla de L´Hopital:

( kR f ) Rf
H  lim k 

k  R1
Con las condiciones ideales: ( R f  R1 (1  k ))
k
Rin = ∞ Ω ; iin = 0 ; k = ∞ Rf vout Rf
Tambien: Ro = 0 Ω H   vout  vs
R1 vs R1
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
UES-FIA-EIE-AEL115 Ciclo I-2019
Copyright ©2002 McGraw-Hill. All rights reserved.
1.6 b) Inverting amplifier aplicando análisis de nodos
Del ckto y nodos:
v1 =vs ; v3 =0 ; v6 =vout
Del Amp. Op: v2 = v3 =0 ; v2 gnd virtual !!!
v1  v2 v2  v6
LCK (2): i1  iin  i2  
R1 Rf
vs  0 0  vout
 
R1 Rf
Rf
 vout  vs
R1
Rf
vs
vout R Rf
H   1   a
vs vs R1
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
UES-FIA-EIE-AEL115 Ciclo I-2019
Copyright ©2002 McGraw-Hill. All rights reserved.
Figure 8.42 Op-amp output with voltage
supply limit
Efecto de saturación del Amp-Op Figure 8.43

Figure
8.42,
8.43

Ciclo I-2019
8-16
Open-loop gain of practical op-amp
Figure 8.45

Figure
8.45,
8.46

Figure 8.46

Ciclo I-2019
8-17
Slew rate limit in op-amps

The maximum slope of a sinusoidal signal varies with the signal


frequency

UES-FIA-EIE-AEL215 Ciclo I-2019


Open-loop gain of practical op-amp

Figure
8.45,
8.46

UES-FIA-EIE-AEL215 Ciclo I-2019


Op-amp input offset voltage Figure 8.49
Figure 8.48

Figure 8.48,
8.49

Ciclo I-2019
8-18
Slew rate limit in op-amps
Figure 8.52

Figure
8.52, 8.53

The maximum slope of a sinusoidal signal varies with the signal


frequency
Figure 8.53

Ciclo I-2019
8-19
Figure 8.55 Distortion introduced by short-circuit
current limit
Figure 8.56

Figure 8.55,
8.56

Ciclo I-2019
8-20
1.6 c) An op amp used to construct a noninverting
amplifier circuit.
Aplicando Análisis de Nodos:
v1 =0 ; v3 =vs ; v4 =vout
Del Amp. Op: v2 = v3 =vs ; v2 fuente virtual !!!
v2  v1 v2  v4
LCK (2):  0
R1 Rf
vs  0 vs  vout
   0  vs R f  vs R1  vout R1
R1 Rf
( R1  R f ) Rf
 vout  vs  (1  )vs
R1 R1
( R1  R f )
vs
vout R1 ( R1  R f ) Rf
H     1
vs vs R1 R1
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
UES-FIA-EIE-AEL115 Copyright ©2002 McGraw-Hill. All rights reserved. Ciclo I-2019
1.6 d) Basic inverting summing amplifier circuit with
three inputs.

Rf
vout   (v1  v2  v3 )
R
UES-FIA-EIE-AEL115 Ciclo I-2019
1.6 e) Basic noninverting summing amplifier circuit
with three inputs.

1 Rf
vout  (1  )(v1  v2  v3 )
3 R
UES-FIA-EIE-AEL115 Ciclo I-2019
1.6 f) Basic difference amplifier.

R2
vout   v2  v1 
R1
W.H. Hayt, Jr., J.E. Kemmerly, S.M. Durbin, Engineering Circuit Analysis, Sixth Edition.
UES-FIA-EIE-AEL115 Copyright ©2002 McGraw-Hill. All rights reserved. Ciclo I-2019
1.6 g) Op-amp integrator (red RC “tiempo” Ec. Integral.)
De nodos: vb  0
Del Amp-Op: va  vb  0
vs  0 d (0  vout )
LCK (a):  Cf
R1 dt
1
 dvout  vs dt ;   R1C f
R1C f
1 t
vout (t ) 
R1C f 0
vs (t )dt  vc (0 )

vout (t )  k  vs (t )dt
UES-FIA-EIE-AEL115 Ciclo I-2019
1.6 g) Op-amp integrator (red RC en frecuencia “s”):
De nodos: Vb  0
Del Amp-Op: Va  Vb  0
Vs  0 0  Vout
LCK (a): 
R1 1
SC
1
 Vout  Vs ;   R1C
R1CS
Vout 1 k
 H(s)   
Vs R1CS S
zeros
H k
polos
er
Filtro activo Paso Bajo de 1 orden !!!
UES-FIA-EIE-AEL115 Ciclo I-2019
1.6 h) Op-amp differentiator (red RC “tiempo” E. D.)

De nodos: vb  0
Del Amp-Op: va  vb  0
d (0  vs ) 0  vout
LCK (a): C1  0
dt Rf
dvs vout
 C1 
dt R f
dvs (t )
vout (t )  C1 R f ;   R1C f
dt
dvs (t )
 vout (t )  k
dt
UES-FIA-EIE-AEL115 Ciclo I-2019
1.6 h) Op-amp differentiator (red RC en frecuencia “s”):
De nodos: Vb  0
Del Amp-Op: Va  Vb  0
0  Vs 0  Vout
LCK (a):  0
1 Rf
SC
 Vout   R1CSVs ;   R1C
Vout
 H(s)    R1CS  kS
Vs
zeros
H k
polos
er
Filtro activo Paso Alto de 1 orden !!!
UES-FIA-EIE-AEL115 Ciclo I-2019
1.6 Analice en el tiempo y frecuencia la red RL:

UES-FIA-EIE-AEL115 Ciclo I-2019


Instrumentation amplifier

UES-FIA-EIE-AEL115 Ciclo I-2019


Input (a) and output (b) stages of
Instrumentation amplifier

UES-FIA-EIE-AEL115 Ciclo I-2019


Elements of the analog computer

UES-FIA-EIE-AEL115 Ciclo I-2019


Solution by repeated integration
Figure 8.38

Figure
8.38,
8.39

Analog computer simulation of suspension system


Figure 8.39

Ciclo I-2019
8-15
Convertidor 4 bits digital analógico (DAC)

UES-FIA-EIE-AEL115 Ciclo I-2019

También podría gustarte