11/5/2021 Examen: [AAB01] Cuestionario3: Conteste las preguntas del cuestionario 3 en línea referente a la UC y E/S

[AAB01] Cuestionario3: Conteste las preguntas del

cuestionario 3 en línea referente a la UC y E/S
Comenzado: 11 de mayo en 22:46

Instrucciones del examen

Descripción de la actividad

En contacto con el docente (ACD) ( )

Componentes del
Práctico-experimental (APE) ( )
aprendizaje:
Autónomo (AA) (X )

Conteste las preguntas del cuestionario 3 en línea referente a la UC y

Actividad de aprendizaje:
E/S.

Tipo de recurso: Cuestionario 3

Unidad de control
Tema de la unidad:
Módulo de entrada y salida.

Conoce las etapas del ciclo de instrucción.

Resultados de aprendizaje
 Identifica la jerarquía y arquitecturas de conexión de componentes del
que se espera lograr:
computador

Lea reflexivamente de las unidades 5 y 6 del texto guía.

Estrategias didácticas: Participe activamente en horario de tutoría para resolver posibles
inquietudes.

Responda el cuestionario en línea en el tiempo estipulado.

Instrumento de evaluación Cuestionario

Pregunta 1 1 pts

https://utpl.instructure.com/courses/29390/quizzes/185248/take 1/5
11/5/2021 Examen: [AAB01] Cuestionario3: Conteste las preguntas del cuestionario 3 en línea referente a la UC y E/S

¿Cómo funciona el sistema memoria caché/principal?

La memoria principal utiliza la caché como almacenamiento extra.

La caché extrae una copia parcial de la memoria principal para ofrecer mayor velocidad de
acceso al CPU.

La memoria caché transfiere una copia de sus direcciones a la memoria principal para que
esta se comunique con el CPU.

Pregunta 2 1 pts

¿Cuál es el nombre que se le da a la unidad de memoria de más alta jerarquía?

Registro

Caché

Disco Duro

Pregunta 3 1 pts


Elija un literal que exprese la desventaja de la Correspondencia Directa (caché-

memoria principal)

Carece de simplicidad, en concecuencia, el algoritmo de asignación es muy complejo.

Carece de velocidad, en concecuencia, el tiempo de espera se incrementa.

Carece de flexibilidad, en concecuencia, no se aprovecha al máximo la caché.

Pregunta 4 1 pts

https://utpl.instructure.com/courses/29390/quizzes/185248/take 2/5
11/5/2021 Examen: [AAB01] Cuestionario3: Conteste las preguntas del cuestionario 3 en línea referente a la UC y E/S

En la correspondencia asociativa (caché-memoria principal). Se asigna un bloque de

direcciones de memoria principal, a una sóla línea de caché.

Verdadero

Falso

Pregunta 5 1 pts

¿Cuál es el nombre que se la da a la técnica de correspondencia, que asigna

cualquier bloque de memoria principal a cualquier línea de caché?

Correspondencia asociativa por conjuntos.

Correspondencia asociativa.

Correspondencia directa.

Pregunta 6 1 pts


La técnica de correspondencia (caché-memoria principal), más usada en la

actualidad es:

Correspondencia asociativa.

Correspondencia directa.

Correspondencia asociativa por conjuntos.

Pregunta 7 1 pts

https://utpl.instructure.com/courses/29390/quizzes/185248/take 3/5
11/5/2021 Examen: [AAB01] Cuestionario3: Conteste las preguntas del cuestionario 3 en línea referente a la UC y E/S

¿Cómo se llama el algoritmo de sustitución que reemplaza el bloque que no ha sido

referenciado durante algún tiempo?

Escritura aleatoria.

Primero en entrar, primero en salir – First In First Out (FIFO).

Utilizado menos recientemente – Least Recently Used (LRU).

Pregunta 8 1 pts

¿Cómo se conoce la técnica de sustitución donde se reemplaza el bloque más

antiguo en la caché?

Escritura aleatoria.

Utilizado menos recientemente – Least Recently Used (LRU).

Primero en entrar, primero en salir – First In First Out (FIFO).


Pregunta 9 1 pts

El siguiente tipo de RAM se construye con celdas que guardan los datos (bits) como
carga en un capacitor.

RAM magnética.

RAM estática (SRAM).

RAM dinámica (DRAM)

Pregunta 10 1 pts

https://utpl.instructure.com/courses/29390/quizzes/185248/take 4/5
11/5/2021 Examen: [AAB01] Cuestionario3: Conteste las preguntas del cuestionario 3 en línea referente a la UC y E/S

La memoria principal se organiza en chips con matrices de celdas de memoria

(estáticas o dinámicas). Para incrementar la velocidad de acceso a los datos de la
memoria esta se divide en varios chips.

Verdadero

Falso

Examen guardado en 22:42 Entregar examen

https://utpl.instructure.com/courses/29390/quizzes/185248/take 5/5