UNIVERSIDAD NACIONAL MAYOR

DE SAN MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)
FACULTAD DE INGENIERIA ELECTRONICA,
ELECTRICA Y TELECOMUNICACIONES

INFORME PREVIO
CURSO : Microelectrónica

PROFESOR : Dr. Alarcón Matutti Rubén

CICLO : IX

ALUMNOS : Medina López Walter 08190139

MICROELECTRONICA UNMSM

Ciudad Universitaria,Abril 2013

CUESTIONARIO PREVIO N°1

1) Presentar el LAYOUT realizado del inversor (inv.msk). Considerar para el LAYOUT el
esquema de la fig. A y la fig. B del diagrama de barras (STICK). Tratar de conseguir un
LAYOUT de dimensiones mínimas.

LABORATORIO Pá gina 2
MICROELECTRONICA UNMSM

2) Para el LAYOUT del inversor, hallar las dimensiones (W/L) de los transistores, la
frecuencia máxima de operación y dar respuesta escrita a todas las interrogantes de la guía.
En laboratorio se pide responder dichas preguntas.
Las dimensiones del transistor NMOS son:
W=0.75µm
L=0.25µm

Las dimensiones del transistor PMOS son:

W=0.75µm
L=0.25µm

LABORATORIO Pá gina 3
MICROELECTRONICA UNMSM

La frecuencia máxima de operación es de 0.909GHz.

El transistor PMOS está ubicado a la izquierda, el transistor NMOS está ubicado a la derecha en la
siguiente vista 3D.

En la vista 2D se puede observar el pozo NWell de color verde crema sobre el sustrato color plomo,
la difusión P+ de colo marrón, la difusión N+ de color verde, los contactos de color morado, el
metal 1 de color azul y el polisilicio de color rojo.

3) Extraer la descripción CIR (Spice) y la descripción CIF (Caltech Intermediate Form) del
inversor. En cada caso, establecer las reglas principales de sintaxis y describir sus contenidos.
Buscar en internet la información necesaria.

CIRCUIT F:\LAB1 MICRO\inv.MSK

*
* IC Technology: ST 0.25µm - 6 Metal Tecnología empleada; la estándar (default)

LABORATORIO Pá gina 4
MICROELECTRONICA UNMSM

*
VDD 1 0 DC 2.50
VEntrada 6 0 PULSE(0.00 2.50 0.50N 0.05N 0.05N 0.50N 1.10N)
Sintaxis de la señal de entrada
(nivel en bajo - nivel en alto - período en bajo - tr - tf - período en alto – periodo total )
*
* List of nodes
* "Salida" corresponds to n°3
* "Entrada" corresponds to n°6
*
* MOS devices
MN1 3 6 0 0 TN W= 0.75U L= 0.25U Dimensiones del transistor NMOS
MP1 1 6 3 1 TP W= 0.75U L= 0.25U Dimensiones del transistor PMOS

*
C2 1 0 1.426fF
C3 3 0 0.967Ff Capacidades parásitas
C4 1 0 0.502fF
*
* n-MOS Model 3 :
*
.MODEL TN NMOS LEVEL=3 VTO=0.45 KP=300.000E-6 Características
+LD =0.020U THETA=0.300 GAMMA=0.400 predeterminadas
+PHI=0.200 KAPPA=0.010 VMAX=130.00K del NMOS según la
+CGSO= 0.0p CGDO= 0.0p tecnología utilizada
*
* p-MOS Model 3:
*
.MODEL TP PMOS LEVEL=3 VTO=-0.45 KP=120.000E-6 Características
+LD =0.020U THETA=0.300 GAMMA=0.400 predeterminadas
+PHI=0.200 KAPPA=0.010 VMAX=100.00K del PMOS según la
+CGSO= 0.0p CGDO= 0.0p tecnología utilizada
*
* Transient analysis
*
.TEMP 27.0 Temperatura asignada para simulación en Spice
.TRAN 0.80PS 10.00N Análisis transitorio
.PROBE
.END

( File : "F:\LAB1 MICRO\inv.CIF")

( Conversion from Microwind 2b - 17.01.2000 to CIF)
( Version 10/04/2013,09:13:17 p.m.)

DS 1 1 1;
9 topcell;
L 1; Nwell
P 250,2500 2500,2500 2500,4875 250,4875; 1 polígono y sus coordenadas
L 19; Contacto

LABORATORIO Pá gina 5
MICROELECTRONICA UNMSM

P 475,2725 775,2725 775,3025 475,3025; 5 polígonos y sus coordenadas

P 600,3725 900,3725 900,4025 600,4025;
P 1850,3725 2150,3725 2150,4025 1850,4025;
P 3350,3725 3650,3725 3650,4025 3350,4025;
P 4600,3725 4900,3725 4900,4025 4600,4025;
L 13; Polisilicio
P 2625,2750 2875,2750 2875,3000 2625,3000; 4 polígonos y sus coordenadas
P 1250,3000 4250,3000 4250,3250 1250,3250;
P 4000,3250 4250,3250 4250,4375 4000,4375;
P 1250,3250 1500,3250 1500,4375 1250,4375;
L 23; Metal 1
P 1625,3500 3875,3500 3875,4250 1625,4250; 7 polígonos y sus coordenadas
P 375,3500 1125,3500 1125,4250 375,4250;
P 2625,4250 2875,4250 2875,4625 2625,4625;
P 4625,4250 4875,4250 4875,4750 4625,4750;
P 250,2500 1000,2500 1000,3250 250,3250;
P 625,4250 875,4250 875,4750 625,4750;
P 4375,3500 5125,3500 5125,4250 4375,4250;
L 2;
P 3125,3500 4000,3500 4000,4250 3125,4250;
P 250,2500 1000,2500 1000,3250 250,3250;
P 4000,3500 4250,3500 4250,4250 4000,4250;
P 4250,3500 5125,3500 5125,4250 4250,4250;
P 1500,3500 2375,3500 2375,4250 1500,4250;
P 375,3500 1250,3500 1250,4250 375,4250;
P 1250,3500 1500,3500 1500,4250 1250,4250;
L 16; difusión N+
P 2875,3250 4250,3250 4250,4500 2875,4500; 4 polígonos y sus coordenadas
P 0,2250 1250,2250 1250,3500 0,3500;
P 3750,3250 4500,3250 4500,4500 3750,4500;
P 4000,3250 5375,3250 5375,4500 4000,4500;
L 17; difusión P+
P 1250,3250 2625,3250 2625,4500 1250,4500; 3 polígonos y sus coordenadas
P 125,3250 1500,3250 1500,4500 125,4500;
P 1000,3250 1750,3250 1750,4500 1000,4500;
L 60;
94 Entrada 2750,2875; Coordenadas de entradas, salidas, Vdd y Vss
94 Vdd 750,4625;
94 Vss 4750,4625;
94 Salida 2750,4500;
94 Vdd 625,2875;
DF;
C 1;
E

4) Para los cicuitos digitales CMOS mostrados en las figuras 1, 2 y 3. Analizar y determinar la
función lógica de salida de los circuitos. Presentar el LAYOUT como mínimo de DOS de ellos
y corroborar su función lógica mediante simulación. Medir el área del LAYOUT y hallar la
frecuencia máxima de operación.

LABORATORIO Pá gina 6
MICROELECTRONICA UNMSM

El área del LAYOUT es la siguiente:

Width=7.75µm
Height=4.375µm
Area=33.9pm2

La frecuencia máxima de operación es de 3.463 GHz.

La tabla de verdad del circuito es la siguiente:

LABORATORIO Pá gina 7
MICROELECTRONICA UNMSM

S In1 In2 F
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0

La función lógica es la siguiente:

F= Ś . ¿´2+ S . ¿´1

Simulación:

LABORATORIO Pá gina 8
MICROELECTRONICA UNMSM

El área del LAYOUT es la siguiente:

Width=10µm

LABORATORIO Pá gina 9
MICROELECTRONICA UNMSM

Height=8µm
Area=80pm2

La frecuencia máxima de operación es de 0.244 GHz.

La tabla de verdad del circuito es la siguiente:

a b c cn
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

La función lógica es la siguiente:

c n= ć . ( a+b )+ a . b

Simulación:

LABORATORIO Pá gina 10
MICROELECTRONICA UNMSM

El área del LAYOUT es la siguiente:

LABORATORIO Pá gina 11
MICROELECTRONICA UNMSM

Width=12.25µm
Height=9.875µm
Area=120.96875pm2

La frecuencia máxima de operación de S1 es de 1.676 GHz.

La frecuencia máxima de operación de S2 es de 0.920 GHz.

La tabla de verdad del circuito es la siguiente:

A B C D S1 S2
0 0 0 0 1 1
0 0 0 1 1 1
0 0 1 0 1 1
0 0 1 1 0 0
0 1 0 0 1 1
0 1 0 1 1 0
0 1 1 0 1 0
0 1 1 1 0 0
1 0 0 0 1 1
1 0 0 1 0 1
1 0 1 0 0 1
1 0 1 1 0 0
1 1 0 0 1 1
1 1 0 1 0 0
1 1 1 0 0 0
1 1 1 1 0 0
La función lógica es la siguiente:
S 1= D́ . Ć + D́ . Á+ Á . Ć
S 2= D́ . Ć+ D́ . B́+ B́ . Ć
Simulación:

LABORATORIO Pá gina 12