Departamento de Sistemas de Control - Escuela de Ingeniería de Sistemas - Universidad de Los Andes, Mérida

Automatización 1 – Profesora Janette Cassales – Semestre E2021

.

TAREA IIA.4
Yuarth Hernández C.I. 25.822.068
yuarth07@gmail.com

RESUMEN: El presente informe está enfocado en la b) Q = (X + (XY)’).(Y + X’Y’)’ X

simulación de circuitos lógicos en el software Proteus 8
Professional a partir de una serie de expresiones dadas. Realizando la simulación nos queda:

PALABRAS CLAVE: Circuito, expresión, lógica,

simulación.

INTRODUCCIÓN

A continuación se presentan varias expresiones, las

cuales deben ser simuladas en el software Proteus de la
mejor manera posible, utilizando el mínimo de
compuertas.

Figura 2. Simulación en Proteus de la expresión Q = (X +

TAREA IIA.4: DIBUJE EL CIRCUITO (XY)’)..(Y + X’Y’)’ X.
DIGITAL CORRESPONDIENTE A CADA
Este circuito lógico está conformado por tres compuertas
UNA DE LAS EXPRESIONES AND, una compuerta NAND, una compuerta OR, una
BOOLEANAS UTILIZANDO EL MÍNIMO compuerta NOR, y dos NOT, la compuerta final o de
DE COMPUERTAS POSIBLES (SIN salida es una AND. Y el circuito lógico solo tiene dos
entradas X y Y.
SIMPLIFICAR LA EXPRESIÓN).
c) Q = [(XZ + Y’)’ + (XY’ + Z)’.X’]’
a) Q = (X’ + Y’).(X + Y’)

Realizando la simulación de ésta expresión en Proteus Realizando la simulación nos queda:

tenemos como resultado:

Figura 1. Simulación en Proteus de la expresión Q = (X’ Figura 3. Simulación en Proteus de la expresión Q =

+ Y’).(X + Y’). [(XZ + Y’)’ + (XY’ + Z)’.X’]’.

La expresión está dividida en dos términos que forman El circuito lógico resultante está conformado por las
parte de una compuerta AND. La compuerta U1:A es compuertas lógicas: tres AND, tres NOR, y dos NOT.
una OR que tiene como entradas X’ y Y’, el cual es el Posee tres entradas X, Y y Z.
primer término, mientras que el segundo es otra
compuerta OR que tiene como entradas X y Y’. El
producto de ambas OR son las entradas de la
compuerta AND que tiene como salida Q.

1
 Departamento de Sistemas de Control - Escuela de Ingeniería de Sistemas - Universidad de Los Andes, Mérida
Automatización 1 – Profesora Janette Cassales – Semestre E2021
.

d) Q = X.[(X + Y)’.((X + Y)’ + Y’ + X)’].Z’
Realizando la simulación de la expresión nos queda:
CONCLUSION
Se realizó la simulación de los circuitos lógicos partiendo
de las expresiones dadas, sin necesidad de realizar
simplificación de la expresión se utilizaron las
compuertas adecuadas para obtener el mejor circuito
lógico.

Utilizando el software Proteus 8 Professional se logró

dicha simulación.

REFERENCIAS BIBLIOGRÁFICAS

[1] Cassales J. (2021). CLASE AUTO1 UNIDAD IIA LOGICA

COMBINACIONAL JANETTE CASALES.
Figura 4. Simulación en Proteus de la expresión Q = Disponible en:
X.[(X + Y)’.((X + Y)’ + Y’ + X)’].Z’. https://drive.google.com/file/d/1B8DwRCxlPNqzHbqKCRVFOIN
cbU5YBM9m/view?usp=drive_web&authuser=1

El circuito lógico simulado está conformado de una

compuerta OR, dos NOR, tres AND y dos NOT.

Tiene tres entradas X, Y y Z.

e) Q = ((X’ + Y’).(X + Y))’.Y + (Z.(X +

Y))’.X

Realizando la simulación de la expresión nos queda:

Figura 5. Simulación en Proteus de la expresión Q = ((X’

+ Y’).(X + Y))’.Y + (Z.(X + Y))’.X

El circuito lógico resultante de la simulación está

compuesto de cuatro compuertas AND, tres OR y dos
NOT. Con entradas X, Y y Z.