UNIVERSIDAD PEDAGÓGICA Y TECNOLÓGICA DE COLOMBIA

SEDE SECCIONAL SOGAMOSO

ESCUELA DE INGENIERÍA ELECTRÓNICA
ELECTRÓNICA II

Redes de Polarización del BJT y del EMOSFET

25 de junio de 2021

1. Objetivos point», se puede definir por la siguiente expresión:

V Diseñar y simular redes de polarización para tran- VCE

QDC =
sistores BJT y transistores EMOSFET. VCE(corte)

V Describir el comportamiento de cada red de polari- Dependiendo de la ubicación del punto de operación
zación en relación con los cambios de temperatura. QDC sobre la recta de carga, se concluye que

V Comparar el desempeño de las redes de polariza-
ción entre si, frente a cambios de temperatura de
operación.
2. Materiales y Equipos
V Un computador con Orcad instalado o similar
V Modelos PSpice (o Spice) de los transistores de pe-
queña señal 2N7000, BS250P, 2N2222, 2N3904, o
similares
3. Introducción
Transistor BJT
El transistor de juntura bipolar (en inglés bipolar jun-
ction transistor BJT) se usa para amplificar señales o
como interruptor. En la mayoría de aplicaciones, este
transistor puede operar en tres regiones: activa directa,
corte y saturación.
En el caso de un transistor BJT NPN, el punto QDC ,
también llamado punto de reposo, en inglés «quiescent
V Si QDC se encuentra entre 0,85 y 1, el transistor
está en corte (VCE = VCE(corte) ).
V Si QDC está entre 0 y 0.25, el transistor se encuentra
en saturación (VCE ≈ 0).
V Si QDC está entre 0.25 y 0.85, el transistor está en
la región activa directa.
Cuando un transistor es empleado en amplificación de
señales se deben tener en cuenta los efectos por los cam-
bios en la temperatura en la operación del transistor.
La corriente ICO , el voltaje VBE y la ganancia βF de-
penden de la temperatura. Las redes de polarización son
circuitos encargados de aplicar energía al transistor para
establecer ciertos niveles fijos de voltajes y corrientes, y
garantizar, hasta cierto grado, que el punto QDC per-
manezca fijo frente a cambios en la temperatura. Sin
embargo, no todos los métodos de polarización del tran-
sistor proporcionan las mismas ventajas.
Lo mencionado aquí para el BJT NPN, aplica también
para el BJT PNP, pero se debe tener cuidado con las
polaridades y direcciones de las corrientes.

Guía de Laboratorio I Primer Semestre del 2021 1

Profesor Ing. Oscar Pérez Monitora Laura Grimaldos

 UNIVERSIDAD PEDAGÓGICA Y TECNOLÓGICA DE COLOMBIA
SEDE SECCIONAL SOGAMOSO
ESCUELA DE INGENIERÍA ELECTRÓNICA
ELECTRÓNICA II
En este laboratorio el propósito es, sin exceder la po-
tencia máxima que puede manejar el transistor BJT, di-
señar algunas redes de polarización que permitirán esta-
blecer el punto QDC dentro de la región lineal mostrada
en la Figura 1 y comparar las prestaciones de estas redes
de polarización.
Figura 1: Regiones de trabajo del transistor BJT. [1].
Transistor EMOSFET
El transistor de efecto de campo metal-óxido-
semiconductor mejorado (en inglés Enhancement mo-
de Metal–Oxide–Semiconductor Field-Effect Transistor
o EMOSFET) de canal N tiene tres terminales (a veces
cuatro terminales) denominadas compuerta (G), drena-
je (D) y fuente (S). Basa su funcionamiento en la apli-
cación de un voltaje VGS mayor que el voltaje umbral
VGST > 0 en la compuerta (a diferencia del transistor
JFET de canal N) para controlar la corriente de dre-
naje ID . Opera en tres regiones de trabajo: óhmica, de
saturación y de corte, Figura 2. En aplicaciones de am-
plificación el transistor debe estar operando en la región
Guía de Laboratorio I Primer Semestre del 2021
Profesor Ing. Oscar Pérez Monitora Laura Grimaldos
de saturación. En esta región,
2
ID = K (VGS − VGST )
si VDS ≥ VGS − VGST y VGS > VGST .
K se llama el parámetro de conducción del MOSFET
y se puede calcular como
ID(on)
K=
2
VGS(on) − VGS(th)
con ID(on) (corriente de encendido), VGS(on) (voltaje de
encendido) y VGS(th) (voltaje umbral). Estos valores se
pueden obtener de la hoja de datos.
Debido a la capa de óxido en la compuerta del dis-
positivo EMOSFET, se puede asumir que IG = 0, si
VGS ≤ VGST ó VGS > VGST .
Figura 2: Regiones de trabajo del transistor EMOSFET
de canal N. [1].
Como en el caso del BJT, una red de polarización in-
yecta energía al transistor EMOSFET para sostenerlo
en un punto de trabajo y garantizar inmunidad fren-
te a cambios de temperatura. La estabilidad del punto
de trabajo implica reducir las variaciones de la corrien-
te de drenaje ID frente a variaciones en los parámetros
del transistor. No todas las redes de polarización que
2
 UNIVERSIDAD PEDAGÓGICA Y TECNOLÓGICA DE COLOMBIA
SEDE SECCIONAL SOGAMOSO
ESCUELA DE INGENIERÍA ELECTRÓNICA
ELECTRÓNICA II

se construyen para otros tipos de FETs se aplican en
circuitos de amplificación con transistores EMOSFET.
Para este transistor, dos redes de polarización son muy
populares: polarización por realimentación de drenaje y
polarización por divisor de tensión.
Polarización por divisor de tensión Considerar la
Figura 3. Dado que IG = 0, resulta
VDD
VGS = × R2
R1 + R2
VDS = VDD − ID RD
de la región de saturación y comparar las prestaciones
de estas redes de polarización.
4. Procedimiento
Observación. Se recomienda leer en su totalidad la pre-
sente guía antes de iniciar la práctica de laboratorio,
para garantizar el éxito de la práctica y la correcta pre-
sentación de los resultados. Se aconseja también consul-
tar [2, 3, 4, 5, 6, 7]. Para realizar los diseños asumir los
valores que sean necesarios, pero que sean prácticos.

Si se conocen ID y VDS es fácil determinar el resto de 4.1. Polarización del transistor BJT
valores.
Si el último dígito del código del primer integrante del
grupo en la lista del profesor es impar, trabajar con un
transistor NPN. Si el último dígito del código del primer
R1 RD integrante del grupo en la lista es par, trabajar con un
D transistor PNP.
G
VDD
S 4.1.1. Polarización fija
R2 Teniendo en cuenta la red de polarización de la Figura
4, diseñar el circuito de tal forma que el punto de ope-
x1
ración valga 0,4 + × 10−1 , donde x1 el último dígito
4
del código del segundo integrante del grupo en la lista
Figura 3: Polarización por divisor de tensión de un tran-
del profesor.
sistor EMOSFET de canal N.

El punto de operación está determinado por la terna

(IDQ , VDSQ , VGSQ ). Por la misma razón que IG = 0,
RB RC
la potencia disipada en el transistor es PD = IDQ VDSQ
C
en el punto de operación. VCC

Lo mencionado en los párrafos anteriores es válido pa- B

E
ra el transistor EMOSFET de canal P. Pero se debe tener
cuidado con los signos de los voltajes y corrientes.
Como en el caso del BJT, el objetivo es, sin exce-
der la potencia máxima que puede manejar el transistor Figura 4: Red de polarización fija.
EMOSFET seleccionado, diseñar algunas redes de pola-
rización que permitirán establecer el punto QDC dentro En el informe incluir:

Guía de Laboratorio I Primer Semestre del 2021 3

Profesor Ing. Oscar Pérez Monitora Laura Grimaldos

 UNIVERSIDAD PEDAGÓGICA Y TECNOLÓGICA DE COLOMBIA
SEDE SECCIONAL SOGAMOSO
ESCUELA DE INGENIERÍA ELECTRÓNICA
ELECTRÓNICA II

1. Los diseños realizados para la red de polarización. 4. La Tabla 1, dónde se muestren los puntos de opera-
ción para cada temperatura.
2. Las gráficas de la simulación «Bias Point» en Or-
cad del circuito diseñado, mostrando los valores de
voltaje y de corriente (voltaje colector-emisor, vol- Tabla 1: Puntos de trabajo para diferentes temperatura
taje base-emisor, voltaje base-colector, corriente de de operación del transistor en el circuito de la Figura 4.
T1 · · · Tn
colector y corriente de base). No olvidar configurar
VCE
βF en el modelo PSpice del transistor que se va a IC
usar, si es necesario. Para ello seleccionar el transis- QDC
tor en el esquemático del circuito, dar click derecho
y seleccionar Edit PSpice Model. En la ventana que
se abre modificar el valor del parámetro Bf. 4.1.2. Polarización por divisor de voltaje

3. Las gráficas de la simulación «Transient» del circui- Teniendo en cuenta la red de polarización de la Figura
to, durante un segundo, para mostrar la corriente 6, diseñar el circuito de tal forma que el punto de ope-
x1
de colector IC y el voltaje VCE como funciones del ración valga 0,4 + × 10−1 , donde x1 el último dígito
4
tiempo para n > 6 temperaturas. Para esto, crear del código del segundo integrante del grupo en la lista
un perfil de simulación y configurarlo como se mues- del profesor.
tra en la Figura 5.

R1 RC

B
E VCC

R2
RE

Figura 6: Red de polarización por divisor de tensión para

el BJT.

Repetir los numerales 1, 2, 3 y 4 de la subsección 4.1.1.

Figura 5: Configuración para un barrido de temperatura.
Observación. Para la tabla y los esquemáticos que se
muestran en esta subsección se ha asumido un transis-
tor NPN. Una tabla similar y esquemáticos se construye
para el caso de un transistor PNP.
En la sección de resultados del informe se debe res-
ponder la pregunta ¿qué tipo de polarización del BJT es

Guía de Laboratorio I Primer Semestre del 2021 4

Profesor Ing. Oscar Pérez Monitora Laura Grimaldos

 UNIVERSIDAD PEDAGÓGICA Y TECNOLÓGICA DE COLOMBIA
SEDE SECCIONAL SOGAMOSO
ESCUELA DE INGENIERÍA ELECTRÓNICA
ELECTRÓNICA II
más estable con la temperatura y por qué? Respaldar la
respuesta con análisis matemático.
4.2. Polarización del transistor EMOS-
FET
Si el último dígito del código del primer integrante del
grupo en la lista del profesor es impar, trabajar con un
transistor EMOSFET de canal N. Si el último dígito del
código del primer integrante del grupo en la lista es par,
seleccionar un transistor EMOSFET de canal P.
4.2.1. Polarización por divisor de voltaje
Para la red de polarización de la Figura 7, dise-
ñar el circuito asumiendo que VDD = 15 V y RD =
(220 + x1 x2 ) Ω, donde x1 y x2 son los dos últimos dí-
gitos del código del segundo integrante del grupo en la
lista del profesor. Por ejemplo, si el código termina en 50,
entonces RD = 270 Ω. Asumir valores para IDQ , VGSQ
R1 RD
D VDS
G ID
S VDD
R2 RS
Figura 7: Red de polarización por divisor de tensión para
el EMOSFET de canal N.
y VDSQ , de modo que el transistor pueda ser polarizado
en saturación. Es deseable seleccionar los valores de R1
y R2 tan grandes como sea posible para reducir las pér-
didas de potencia (y para incrementar la impedancia de
entrada del amplificador).
En el informe incluir:
Guía de Laboratorio I Primer Semestre del 2021
Profesor Ing. Oscar Pérez Monitora Laura Grimaldos
1. Los diseños realizados para la red de polarización.
2. Las gráficas de la simulación «Bias Point» en Orcad
del circuito diseñado, mostrando los valores de vol-
taje y de corriente (VGS , VDS , ID ). No olvidar con-
figurar correctamente el modelo PSpice del transis-
tor que se va a usar, si es necesario. Proceder como
en el caso del transistor BJT. Ver un ejemplo en
el Anexo para modificar el modelo de un transitor
EMOSFET de canal N.
3. Las gráficas de la simulación «Transient» del cir-
cuito, durante un segundo, para mostrar la corriente
ID , los voltajes VDS y VGS como funciones del tiem-
po para n > 6 temperaturas. Con este fin, crear un
perfil de simulación y configurarlo como se muestra
en la Figura 5.
4. La Tabla 2, dónde se muestren los puntos de opera-
ción para cada temperatura.
Tabla 2: Puntos de trabajo para diferentes temperatura
de operación del transistor en el circuito de la Figura 7.
T1 · · · Tn
VGS
4.2.2. Polarización por realimentación de dre-
naje
Para la red de polarización de la Figura 8, dise-
ñar el circuito asumiendo que VDD = 15 V y RD =
220 + x1 x2 Ω , donde x1 y x2 son los dos últimos dígitos
del código del segundo integrante del grupo en la lista
del profesor. Por ejemplo, si el código termina en 50, en-
tonces RD = 220 Ω. Asumir valores para IDQ , VGSQ y
VDSQ de la subsección 4.2.1, de modo que el transistor
pueda ser polarizado en saturación. Repetir los numera-
les 1, 2, 3 y 4 de la subsección 4.2.1.
5
 UNIVERSIDAD PEDAGÓGICA Y TECNOLÓGICA DE COLOMBIA
SEDE SECCIONAL SOGAMOSO
ESCUELA DE INGENIERÍA ELECTRÓNICA
ELECTRÓNICA II
RD
RG D Se evaluará de acuerdo al siguiente esquema.
G VDD
S
RS
Figura 8: Red de polarización por realimentación de dre-
naje para el EMOSFET de canal N.
Observación. Si el transistor asignado es un EMOSFET
de canal P, construir tablas similares a la mostrada en 2.
Los circuitos de polarización para el caso de un transistor
EMOSFET de canal P son similares a los mostrados en
esta subsección.
En la sección de resultados del informe se debe respon-
der la pregunta ¿qué tipo de polarización del EMOSFET
es más estable con la temperatura y por qué?
5. Cuestionario
1. Consultar sobre otras redes de polarización del BJT
y del EMOSFET.
2. Enuncie otras razones por las cuales es deseable
mantener el transistor BJT en un punto de trabajo
estable.
3. ¿Que es un factor de estabilidad y qué muestra en
cada red de polarización de BJT?
4. Describir por lo menos tres aplicaciones del EMOS-
FET.
Guía de Laboratorio I Primer Semestre del 2021
Profesor Ing. Oscar Pérez Monitora Laura Grimaldos
6. Entregables, Calificación y
Plazo
Tabla 3: Evaluación y porcentajes para el Laboratorio I.
Ítem Nota
Informe 40 %
Sustentación1 50 %
Simulaciones2 10 %
En la sustentación se evalúan los conocimientos del
tema, el trabajo en equipo y la habilidad para expo-
ner los resultados. En el informe se evalúa la entrega
de todos los ítems, el orden, la redacción, la ortografía,
la presentación de tablas y figuras, el análisis de resul-
tados, las conclusiones y el formato del informe. Para
las simulaciones se evalúan los esquemáticos, los perfiles
de simulación, el orden y claridad en la entrega de los
archivos de simulación.
Cada grupo deberá subir un único archivo compri-
mido al curso en Google Classroom, con el nombre
Lab_N_I_Grupo_N_?.rar que contenga el informe en
PDF del desarrollo de la Guía del Laboratorio I y los
archivos de simulación por cada diseño.
El plazo de entrega es de 15 días a partir del día que
el profesor les indique.
Recomendaciones
V Para todos los diseños, tener cuidado en no exceder
los valores de potencia que pueden tolerar los dis-
positivos usados. Consultar, por lo tanto, la hoja de
datos.
V Las mediciones realizadas en esta práctica y el ma-
nejo de unidades, deben estar basadas en las guías
1 Sustentación ante el profesor del laboratorio.
2 Entrega de archivos de simulación.
6
 UNIVERSIDAD PEDAGÓGICA Y TECNOLÓGICA DE COLOMBIA
SEDE SECCIONAL SOGAMOSO
ESCUELA DE INGENIERÍA ELECTRÓNICA
ELECTRÓNICA II

[8] y [9]. [3] A. P. Malvino and D. J. Bates, Electronic principles,

eighth edition ed. New York: McGraw-Hill Educa-
V No se aceptan copias textuales de ninguna fuente.
tion, 2015.
Deben citarse adecuadamente las fuentes bibliográ-
ficas. [4] T. Schubert and E. M. Kim, Fundamentals of elec-
tronics, 2014, oCLC: 1086964782.
V El informe se debe presentar en el formato IEEE
Journal, con las siguientes secciones. [5] T. Floyd, Dispositivos electrónicos. México: Pearson
W Título Educación, 2008.

W Autores [6] V. K. Mehta and R. Mehta, Principles of electro-

W Resumen nics: (for B.E. / B. Tech. & other Engg. examina-
W Introducción tions). Ram Nagar, New Delhi: S. Chand, 2010,
oCLC: 741256429.
W Desarrollo de la Práctica (procedimiento y
análisis de resultados) [7] C. J. Savant, M. S. Roden, and G. L. Carpenter,
W Conclusiones Diseño electroónico circuitos y sistemas. Meéxico:
W Bibliografía Pearson Educacioón, 2000, oCLC: 991738155.

[8] Guía SI: sistema internacional de unidades. Colom-

Anexo bia: Icontec, 2002, oCLC: 926517913.

Ejemplo. Modificar el modelo PSpice de un transistor [9] J. M. B. Castro, Guía sobre incertidumbre en la me-
EMOSFET de canal N con parámetros VGST = 0.4 V, dición industrial, 1st ed., ICONTEC, Ed., 2009.
W = 20 µm, L = 0.8 µm kn = 1.115 × 10−4 F V−1 s−1 .
Usar el modelo MbreakN3 en PSpice.
0,1 −1
λ = V . En PSpice VGST es VTO, kn es KP
L
y λ es LAMBDA. En el modelo PSpice del dispositivo
MbreakN3 se edita la linea de texto para quede como
sigue.
.model Mbreakn NMOS KP=1.115e-4 VTO=0.4
L=0.8e-6 W=20e-6 LAMBDA=1e-3

Referencias
[1] E. Tutorials. Electronics tutorials. [Online]. Availa-
ble: https://www.electronics-[]tutorials.ws/

[2] R. L. Boylestad and L. Nashelsky, Electrónica: Teo-

ría de Circuitos y Dispositivos Electrónicos, 10th ed.
Prentice Hall, 2009.

Guía de Laboratorio I Primer Semestre del 2021 7

Profesor Ing. Oscar Pérez Monitora Laura Grimaldos