Escuela Politécnica Nacional: "Diseño Y Construcción de Un Inversor Bifásico Con Igbt'S"

ESCUELA POLITÉCNICA
NACIONAL
ESCUELA DE INGENIERÍA
"DISEÑO Y CONSTRUCCIÓN DE UN INVERSOR

BIFÁSICO CON IGBT's"
PROYECTO PREVIO A LA OBTENCIÓN DEL TÍTULO DE INGENIERO

EN ELECTRÓNICA Y CONTROL
AUTOR: ANTONIO EDUARDO BALAREZO PESANTEZ
DIRECTOR: MASTER PABLO RIVERA A.
QUITO, SEPTIEMBRE 2001

DECLARACIÓN
Yo, Antonio Eduardo Balarezo Pesantez, declaro bajo juramento que el

trabajo aquí descrito es de mi autoría; que no ha sido previamente
presentada para ningún grado o calificación profesional; y, que he
consultado las referencias bibliográficas que se incluyen en este
documento.
A través de la presente declaración cedo mis derechos de propiedad

intelectual correspondientes a este trabajo, a la Escuela Politécnica
Nacional, según lo establecido por la Ley de Propiedad Intelectual, por su
Reglamento y por la normalidad institucional vigente.
ANTONIO EDUARDO BALAREZO PESANTEZ

CERTIFICACIÓN
Certifico que el presente trabajo fue desarrollado por Antonio Eduardo

Balarezo Pesantez, bajo mi supervisión.
MASTER PABLO RIVERA A.

DIRECTOR DE PROYECTO
AGRADECIMIENTO
Agradezco al Departamento de Electrónica y Control de la

Escuela Politécnica Nacional y en especial al Ing. Pablo Rivera,
Director del Proyecto, por la colaboración prestada.
DEDICATORIA
A mis Padres, mi familia y a mi hermana Susana.

CONTENIDO:
CAPÍTULO 1: INVERSORES Y MÉTODOS DE CONTROL
INTRODUCCIÓN
1.1 Generalidades de inversores.

1.1.1 Elementos constitutivos de un Inversor.
1.1.2 Alimentación DC.
1.1.3 Inversores,
1.1.4 Filtro
1.2 Inversores Monofásicos, Bifásicos y Trifásicos.
1.2.1 Inversores Monofásicos.
1.2.2 Inversores Bifásicos.
1.2.3 Inversores Trifásicos.
1.2.4 Técnicas de Modulación de Ancho de Pulso.
1.3 Método de Eliminación de Armónicos por Modulación de Ancho de Pulso.
1.3.1 Análisis de Armónicos.
1.3.2 Calculo del voltaje.
CAPÍTULO 2: DISEÑO DEL INVERSOR BIFÁSICO

2.1 Obtención del ancho de pulso necesario para generar la forma de onda.
2.1.1 Cálculo de ángulos para eliminación de armónicos:
2.1.2 Lugar Geométrico que satisface el sistema propuesto.
2.1.3 Consideraciones planteadas para el Diseño
2.2 Diseño del control digital para obtener lo forma de onda por fase.
2.2.1 Tabla de verdad que satisface F1.
2.2.2 Reducción de Funciones.
2.2.3 Implementación Circuital de PCB1 y PCB2.
2.2.4 Diseño de la Fuente y Oscilador PCB3.
2.2.5 Diseño del Interfase y Drive PCB4.
2.3 Diseño del Inversor.
2.3.1 Características del IGBT.
2.3.2 Estructura de Puente.
2.3.3 Protección.
CAPÍTULO 3: CONSTRUCCIÓN DE LAS TARJETAS DE CONTROL.

3.1 Construcción del circuito de control Digital.
3.1.1 Consideraciones generales.
a) Diseño de Planos.
b) Diseño del circuito impreso.
c) Ensamblaje de Tarjetas de Control.
3.1.2 Descripción de PCB1.
3.1.3 Construcción del Plano de Control de PCB1.
3.1.4 Construcción de la Tarjeta PCB1.
3.1.5 Descripción de PCB2.
3.1.8 Descripción de PCB3,
3.2 Construcción del Drive de Potencia.
3.2.1 Descripción de! Drive PCB4
3.2.2 Construcción del Plano para el Drive PCB4
3.2.3 Construcción del Impreso para PCB4
3.3 Construcción del Inversor de Potencia.
3.3.1 Precauciones en la construcción del Inversor.
a) Minimizar los parásitos.
b) Reduciré! riesgo del integrado del Drive.
c) Mejorar el acoplamiento local.
3.3.2 Construcción del Circuito Inversor.
3.3.3 Acople del Inversor al Sistema de Control y Ensamblaje.
3.3.4 Diseño externo y terminados
a) Tamaño de ia caja externa.
b) Protección.
c) Elementos de regulación y control
II
d) Bornera.
CAPÍTULO 4: PRUEBAS DE FUNCIONAMIENTO CON DIFERENTES

CARGAS.
4.1 Verificación de las formas de onda.
4.1.1 Señales con desfasamiento.
4.2 Pruebas del Equipo con diferentes Cargas.
4.2.1 Pruebas con Carga Resistiva.
4.2.2 Pruebas con Carga Resistencia Motor
4.2.3 Pruebas con Carga Motor.
CONCLUSIONES Y RECOMENDACIONES.
REFERENCIAS BIBLIOGRÁFICAS
BIBLIOGRAFÍA
ANEXOS:
Lista de Materiales y Presupuesto.
PLANOS DE LAS TARJETAS DE CONTROL:

Plano No 1: Circuito Electrónico de PCB1
Plano No 2: Circuito Impreso de PCB1 Vista General
Plano No 3: Circuito Impreso de PCB1 Vista Superior
Plano No 4: Circuito Impreso de PCB1 Vista Inferior
Plano No 5; Circuito Electrónico de PCB2
m
Plano No 18; Circuito Impreso de PCB5 Vista General
Plano No 19: Cableado General de Control y Potencia
CARACTERÍSTICAS TÉCNICAS DE LOS DISPOSITIVOS ELECTRÓNICOS:

Características del IGBT IRG4BC30UD
Características del Orive IR2110
IV
RESUMEN
El proyecto escrito inicia en el Capitulo 1 con el desarrollo de la teoría de

Inversores y Métodos de Control, donde se describe los diferentes tipos de
inversores, técnicas de control, método de eliminación de armónicos por
modulación de ancho de pulso y el análisis de armónicos para el sistema
planteado, obteniendo las ecuaciones necesarias para la eliminación de
armónicos.
En el Capitulo 2 se trata el Diseño del Inversor Bifásico: Inicia con la obtención

del ancho de pulso necesario para generar la forma de onda. Para obtener los
ángulos se resuelve el sistema de ecuaciones planteado. El resultado es un
lugar geométrico de soluciones para los tres ángulos que cumplen con las
condiciones de eliminación de armónicos. Se explica las razones por las que se
eligen los ángulos de activado. Se realiza la impiementacion del circuito de
control por cada fase. Se realiza el diseño de la fuente y oscilador dentro de!
rango establecido. Finalmente se diseña el interfase entre el control y el inversor
de potencia. Se presenta el diseño de las tarjetas de control, fuente de poder,
oscilador, interfase y circuito de potencia.
El Capitulo 3 describe la Construcción del Inversor bifásico: Los métodos de

construcción usados para los Planos de los circuitos, Planos de los impresos
(PCB) y construcción de ias tarjetas de control. Se presenta las consideraciones
y precauciones en el diseño y construcción del inversor con IGBT recomendados
por el fabricante de semiconductores, para minimizar las corrientes parásitas y
optimizar el encendido.
El Capitulo 4 presenta todas las pruebas realizadas: Formas de onda del control
en los que se observa el desfasamiento de 90 grados entre fases. Formas de
onda en la salida de potencia de acuerdo al sistema planteado. Se presenta las
formas de onda de las pruebas con diferentes cargas resistiva, inductiva y carga
motor. Para las pruebas con el motor y resistencia motor se usa un motor
monofásico con condensador permanente existente en el Laboratorio de Control
de Máquinas.
Al final se presenta la bibliografía y anexos en los que se detallan los Planos de

los circuitos, tarjetas y se presenta las características técnicas de los principales
elementos.
PRESENTACIÓN
En este trabajo se realiza el diseño y construcción de un inversor bifásico. Este

trabajo está encaminado a introducir aplicaciones para motores bifásicos y
monofásicos con condensador permanente en los que se los pueda controlar la
velocidad por variación de frecuencia. Estos motores existen en máquinas y
sistemas de impresión, herramientas, motores de laboratorio etc., generalmente
son de baja potencia, por lo que el inversor se diseña para una carga de 500 W.
El objetivo del proyecto es el diseño y construcción del inversor bifásico. El

método que se usa para el diseño es el de eliminación de armónicos más
significativos, con los ángulos de disparo previamente calculado y aplicado por
modulación de ancho de pulso. La elección de los ángulos se deriva en buscar
una proporción que los relacione entre ellos de manera que el diseño de! control
digital se simplifica y se implementa con compuertas lógicas comunes.
Se diseña una tarjeta de control que genera la forma de onda por cada fase
como otra manera de simplificar el control ya que la función que se toma para
ambas fases es la misma.
Para la variación de frecuencia se dispone de dos alternativas que son:

Potenciómetro externo incorporado en el equipo ó entrada analógica de voltaje
externo de O a 10 V. Esta opción le permite variar la frecuencia desde una salida
estándar analógica de cualquier control.
Para los semiconductores de potencia se eligen los transistores de compuerta

aislada IGBT de nueva generación, construidos especialmente para el manejo
de cargas inductivas. El tamaño de estos se dimensiona para la carga nominal y
también para que soporte el arranque de motores.
CAPITULO 1
TEMA: INVERSORES Y MÉTODOS DE CONTROL
1.1 GENERALIDADES DE INVERSORES.

1.1.1 ELEMENTOS CONSTITUTIVOS DE UN INVERSOR.
El inversor es un conversor de corriente directa (DC) en corriente alterna (AC). Se
alimenta con corriente continua y está en configuraciones tipo puente de
semiconductores tales como Transistores Bipolares, SCR, Transistores Mosfet y
Hexfet y últimamente se los implementa con IGBT's. Esta configuración permite que
por swrtcheo en secuencia, genere voltaje alterno en la salida, muchas veces
entregados a la carga a través de un filtro. Estos semiconductores son ilustrados como
A, B, C y D en la figura No 1.
DC +
M \ \
AUMENTACIÓN DC FILTRO DE SALIDA

SALIDA AC.
DC-
FIGURA No 1: ESQUEMA BÁSICO DE UN INVERSOR

1.1.2 ALIMENTACIÓN DC:
La alimentación de corriente continua para el Inversor se toma de un Rectificador
AC/DC como es el caso de los "variadores de velocidad" o puede ser alimentado
directamente de un banco de baterías como es el caso de los "UPS" y de los
"inversores industriales" usados como respaldo de energía.
1.1.3 INVERSORES:
Existen diferentes tipos de inversores: Por una parte hay Inversores Monofásicos,
Bifásicos y Trifásicos. Estos a su vez pueden ser a dos niveles y a tres niveles. En las
figuras No 2 y 3 se muestran los esquemas de cada uno de ellos.
«VERBOS MONOFA8KO NVKKSOA BIFÁSICO MVCRSOK TRIFAHCO
FIGURA No 2: TIPOS DE INVERSORES
+V
INVERSOR A DOS WTVEL6S INVERSOR A TRES NFVBLE8
FIGURA No 3: INVERSORES A DOS Y TRES NIVELES
1.1.4 FILTRO:
Son usados en la salida del inversor para la eliminación de armónicos. Básicamente se
componen de condensadores, resistencias y filtros inductores con núcleo de ferrita.
Cuando el inversor es switchado por alta frecuencia, mediante este filtro se puede
conseguir en la salida una onda perfectamente sinusoidal. Por lo tanto el filtro es
usado en los inversores para mejorar la calidad del mismo.
1.2 INVERSORES MONOFÁSICOS, BIFÁSICOS Y TRIFÁSICOS.

1.2.1 INVERSORES MONOFÁSICOS:
Como se ha visto en la figura No 2 el inversor monofásico usa generalmente una
configuración con dos semiconductores de potencia o paralelo de ellos y se emplean
en equipos industriales tales como inversores para back-up UPS (Uninterrumpible
Power System) que son equipos para protección y respaldo de sistemas de
computación ó equipo electrónico medico etc. Dependiendo de la complejidad del
circuito de control, estos equipos pueden tener en su salida una forma de onda
cuadrada como es el caso de los inversores a dos niveles, cuasicuadrado los
inversores a tres niveles y sinusoidales que funcionan por switcheo a alta frecuencia y
que tienen un buen filtro en la salida.
1.2.2 INVERSORES BIFÁSICOS:

Se diseñan en una configuración puente de 4 semiconductores para generar dos fases
cuyas ondas están desfasadas 90 grados entre ellas.
-Ed
FIGURA No 4: FORMA DE ONDA DEL SISTEMA BIFÁSICO

Estos inversores se usan para controtar pequeños motores bifásicos o monofásicos de
condensador permanente en algunas máquinas y herramientas. Industríalmente no se
los encuentra con facilidad y más bien vienen integradas en máquinas complejas que
usan este tipo de motores. En la figura No 4 se ilustra la forma de onda de un sistema
bifásico.
1.2.3 INVERSORES TRIFÁSICOS:

Utilizan un puente inversor conformado por 6 semiconductores de potencia y generan
tres ondas desfasadas 120 grados entre ellas. Estos inversores son muy usados
especialmente en "varíadores de velocidad" de motores Trifásicos de corriente alterna
de inducción. Industríalmente es muy común encontrados debido a la masiva
existencia de motores trifásicos y la necesidad de controlar su velocidad.
1.2.4 TÉCNICAS DE MODULACIÓN DE ANCHO DE PULSO.

El método de modulación de ancho de pulso (PWM) se realiza por segmentación de
una tensión continua fija. Así la tensión de salida está formada por una sucesión de
ondas rectangulares de amplitud igual a la tensión continua de alimentación y duración
variable según la ley de modulación escogida [1]. Esta técnica se usa entre otras
aplicaciones, en el control de máquinas para asegurar una rotación regular y sin
sacudidas de los motores, incluso a velocidades muy bajas gracias a una forma de
onda de corriente de salida muy cercana a la sinusoide. En las figuras No. 5 y 6 se
indican las formas de onda del voltaje y corriente que se obtienen con esta técnica.
Para esta figura se trata de una señal de inversor a tres niveles. Los métodos de
eliminación de armónicos ayudan y con gran eficacia, a eliminar el ruido y el
calentamiento de los motores.
Inicialmente estas técnicas usaban SCR en el circuito inversor, luego la mayor parte
se diseñaban con transistores Darlington o Mosfet y últimamente se los implementa
con Hexfet e IGBT's, debido a la mayor facilidad para el manejo tanto en el encendido
como el apagado. Los Darlington tienen la ventaja de necesitar muy poca corriente en
la base, los Mosfet, Hexfet e IGBT sólo requieren señal de voltaje, con lo que se
simplifica notablemente el circuito manejador de compuerta o driver, además de que
no requieren de redes auxiliares de conmutación como en el caso implementado con
SCR.
-Ed--
FK3URA No 6: FORMA DE ONDA DEL VOLTAJE CON PWM FIGURA No 6: FORMA DE ONDA DE CORRIENTE CON PWM
Este tipo de semiconductores IGBT se diseñan especialmente para manejar cargas

inductivas, por lo que se los construye con el diodo de retorno o recuperación
integrado en el mismo con la finalidad de proporcionar una vía de retorno hacia la
fuente, para la potencia reactiva [2].
El circuito fundamental básico del inversor bifásico es el indicado en la figura No. 7.

Para el caso implementado con IGBT's, observamos que está alimentado por una
FIGURA No 7: ESQUEMA DEL INVERSOR BIFÁSICO

fuente continua con toma central de +/-Vc y el punto intermedio Vo es la referencia O
voltios entre las fuentes positiva y negativa. El voltaje de salida para la fase A (Va)
varía desde +Vc hasta O cuando el transistor Q1 está cerrado (Q2 abierto) para el
semiciclo positivo y viceversa cuando el transistor Q2 se cierra (Q1 abierto) en A
aparece el voltaje negativo -Ve respecto ai 0. Para el caso de un sistema trifásico
haría falta dos transistores Q5 y Q6 que se colocan en paralelo a los anteriores para
producir la tercera fase. Por lo tanto, es función del circuito de control producir un
sistema monofásico, bifásico o trifásico.
Para este trabajo se usa el esquema del inversor de la figura No. 7. La manera como
se genera la forma de onda se indica en la siguiente sección.
La tensión de salida está formada como se indica en la figura No 5 por una sucesión
de ondas rectangulares de amplitud igual a +Vc voltaje continuo de alimentación y de
duración variable. Cuando la carga presenta una constante de tiempo elevada, como
es el caso de un estator de motor, la ondulación de corriente de carga es pequeña y
en consecuencia la corriente de carga sólo cambia de polaridad cada semiperiodo
como se indica en la figura No 6. Si en estas condiciones el control de) inversor sigue
un modelo senoidal, la tensión fundamental de salida y la corriente de carga se
aproximan a una sinusoide. Las leyes de modulación son numerosas, las más
difundidas comparan, en general, tensiones de referencia, que son imagen de la
tensión de salida buscada, a una señal triangular simétrica cuya frecuencia es múltiplo
de la frecuencia de la onda fundamental. Esta señal triangular se denomina portadora
[U-
1.3 MÉTODO DE ELIMINACIÓN DE ARMÓNICOS POR

MODULACIÓN DE ANCHO DE PULSO:
Las técnicas de modulación de ancho de pulso se desarrollan para reducir la magnitud
del contenido armónico y minimizar los problemas que ello ocasiona. En la figura No.
8 se indica la forma de onda de voltaje de salida deseado y planteado para este
trabajo.
1.3.1 ANÁLISIS DE ARMÓNICOS.
En esta sección se trata del método usado para la eliminación de armónicos. En la
figura No 8 está ei gráfico de la forma de onda deseada, en el cual se analiza el primer
semiciclo. Para facilidad del análisis y por ser simétrico, se coloca el eje vertical en la
parte central del semiciclo positivo como un coseno. Se tiene que encontrar los
v(t) A
+En>
al a2a3
Jt/2 Jjt/4
-Em--
FIGURA No 8: FORMA DE ONDA DEL VOLTAJE
ángulos a1, a2 y a3 (4). En este caso, son dos los armónicos más significativos que
se van a eliminar. Para el inversor bifásico, se eliminarán los armónicos tercero y
quinto que son los más significativos y los que causan mayores problemas.
De la expresión para ei voltaje en esta forma de onda, se desarrolla en seríes de

Fourier en función de los ángulos a. En términos de los coeficientes de Fourier, la
función se puede representar de la siguiente manera:
J/2
f(t) dt
-T/2
.T/2
COEFICIENTES DE an=2_ f(t) Cos 2nTlt dt

FOURIER T T
-T/2'
.T/2
_ f(t) Sen dt
T
-T/2'
V
oo
f(t) = ao + ^> a n Cos nt + b n Sen nt

n=l
Esta es una serie cosenoidal de Fourier y es una función PAR
que se convierte en:
oo
f(t)=/> anCosnt
n=i
Por lo tanto, al no existir los coeficientes a0 y bn, el desarrollo para el coeficiente an de
la figura No. 8 se determina de la siguiente manera [3].
a3 K-a.2
Ve Cos 2mct dt •*• 2 Ve Cos 2mt dt + 2 Ve Cos2mt dt + 2_ Ve Cos2n7tt dt

7C
27Ü
71 2_ TC 2n
o" oí ?t-a1
a1 a3 jt~ct2
an = 2 Ve Sen nt + Ve Sen nt + Ve Sen nt Ve Sen ni
n n •> n jt-a3 Tt~a1 -
an = 2 Ve Sen nal - Sen no2 + Sen na3 + Sen n(7c~ct2) - Sen n(7t-a3) + Sen n(u-i
«-al)
nic L
n = 4 Ve Sen nal - Sen no2 +• Sen na3 para n IMPAR
De esta manera cada expresión en función del número del armónico que se desea
eliminar es igualada a cero. Por lo tanto se tiene el sistema de tres ecuaciones con
tres incógnitas: La primera para la componente fundamental, la segunda para eliminar
el tercer armónico se igualada a cero y la tercera para eliminar ei quinto armónico
también igualada a cero por lo que se determina el sistema de ecuaciones [3]:
Si e(t) = Em Cos
4 Ve ( Sen ct1 - Sen ct2 + Sen a3) = Em

71
SISTEMA DE
Sen 3a1 - Sen 3a2 + Sen 3a3 = O ECUACIONES
Sen 5ct1 - Sen 5a2 + Sen 5<x3 = O
Si
4 Ve
Sen a1 - Sen a2 + Sen a3 = K

SISTEMA DE
Sen 3a1 - Sen 3a2 + Sen 3a3 = O > ECUACIONES
A RESOLVER
Sen 5ct1 - Sen 5<x2 + Sen 5a3 = O
La solución al sistema de ecuaciones origina el "Lugar geométrico" que se resuelve en

el siguiente capítulo de diseño.
1.3.2 CALCULO DEL VOLTAJE:

Para la forma de onda planteada en la figura No 8, el voltaje rms se determina de la
siguiente manera:
rms [ V ( t ) p dt
Integrando la constante Ve en el periodo se tiene:
Vrms = Ve
10
Con a en radianes. El cálculo del valor de la fuente Ve se presenta en el capítulo 2 de
diseño.
u
CAPITULO 2
TEMA: DISEÑO DEL INVERSOR BIFÁSICO.
2.1 OBTENCIÓN DEL ANCHO DE PULSO NECESARIO PARA

GENERAR LA FORMA DE ONDA.
En el capítulo 1, sección 1.3 está la Figura N° 8 que indica la forma de onda que se plantea para
este trabajo. Se escoge esta forma de onda por la simplicidad, ya que al implementar un mayor
número de pulsos por semiciclo, aumenta el número de ecuaciones y el cálculo se complica.
2.1.1 CÁLCULO DE ÁNGULOS PARA ELIMINACIÓN DE ARMÓNICOS:

El cálculo de los ángulos de activado a es más difícil cuando mayor es el número de armónicos
que se van a eliminar porque sí se desea eliminar 4 armónicos, se debe incrementar una pareja de
pulsos de voltaje por semiciclo en la forma de onda. Por lo tanto para plantear el sistema de
ecuaciones se desarrolla los Coeficientes de Fourier tomando un cuarto de ciclo de la forma de
onda del voltaje (como un coseno) similar al de la figura No 8 pero ahora con las variables a1, a2,
<x3, cc4 y a5 en el que se determinan cinco ecuaciones.
Si se eliminan n armónicos, se debe resolver un sistema de (n + 1) ecuaciones para n solamente

PAR.
Estas ecuaciones trigonométricas no se resuelven fácilmente por simple sustitución, ya que no

existe una sola solución sino un "lugar geométrico" de soluciones en función de los ángulos a.
Por un método iterativo se resuelve el sistema de ecuaciones para eliminar los armónicos tercero
y quinto como se planteó en el capítulo anterior:
(e1) Señal - Sena2 + Sena3 =K

12
(e2) Sen 3ct1 - Sen 3a2 + Sen 3a3 = O
(e3) Sen 5a1 - Sen 5a2 + Sen 5a3 = O
Como resultado se tiene en la TABLA No 1 la solución de las ecuaciones que forman el lugar
geométrico que satisface las ecuaciones (e1), (e2) y (e3). Las ecuaciones (e2) y (e3) resultan de
igualar a cero con n=3 y n=5 para eliminar los armónicos tercero y quinto. Se observa en la tabla
que los valores calculados para (e2) y (e3) son prácticamente cero.
TABLA No 1: RESOLUCIÓN DE
ECUACIONES
a1 a2 a3 (e1) = K (e2) (e3)

35 43.059 63.665 0.787 2.8831 4 E-08 2.94764 E-09
36 44.000 64.000 0.792 0 -2.22045 E-16
37 44.984 64.352 0.796 1. 46733 E-08 -2.88026 E-08
38 46.012 64.725 0.800 1.85491 E-08 1.74728 E-08
39 47.085 65.125 U °'804
5.50599 E-09 -3.24450 E-08
40 48.207 65.560 0.808 -5.77356 E-09 -2.30481 E-08
41 49.380 66.037 0.811 7. 1251 5 E-09 1.40625 E-08
42 50.600 66.100 0.817 -4. 15566 E-08 -6.02960 E-08
43 51.912 67.161 0.817 -3.50427 E-09 -3.65899 E-08
44 53.289 67.838 0.819 -6.87446 E-09 -9.661 64 E-08
45 54.760 68.620 0.822 2.98473 E-08 -3.21088 E-07
46 56.346 69.540 0.824 -1.42753 E-08 7.84243 E-09
47 58.078 70.642 0.826 3.40507 E-08 -1.70863 E-07
48 60.000 72.000 0.828 0 8.81388E-17
49 62.182 73.732 0.830 3.4401 5 E-09 1.29779 E-08
50 64.736 76.066 0.832 2.81 874 E-09 -155369 E-08
51 67.865 79.559 0.834 2.51 399 E-08 -5.38474 E-08
52 72.000 88.000 0.836 3.33066 E-16 2.22044 E-16
2.1.2 LUGAR GEOMÉTRICO QUE SATISFACE EL SISTEMA PROPUESTO.

El lugar geométrico que satisface el sistema de ecuaciones para eliminar los armónicos tercero y
quinto, resulta al graficar la TABLA No 1 teniendo como variables el ángulo a y K. En la Figura No
13
9 se encuentra el gráfico correspondiente en el cual se puede trazar una línea vertical y obtener
directamente los tres ángulos orí, ct2 y a3 necesarios para diseñar el circuito de control.
LUGAR GEOMÉTRICO DE ÁNGULOS
35
30
0.786 0.796 0.806 0.815 0.825 0.835
VALOR DE K PUNTO ELEGÍ DO
FIGURA N° 9: LUGAR GEOMÉTRICO DE LOS ÁNGULOS a
Para un sistema trifásico, los dos armónicos más significativos que se deben eliminar son el quinto
y séptimo ya que los múltiplos de tres y pares no existen. En ese caso, las ecuaciones tendrán
variables 1, 5, y 7 por lo que existe otro lugar geométrico para encontrar a1, o2 y a3 y las
restantes consideraciones son las mismas.
14
De la expresión (e1) para la componente fundamental, el valor de K, relaciona el valor continuo Ve
con Em que es el valor máximo de la componente fundamental.
K = 0.828 (Para el punto elegido)
K — Em re
4 Ve
Ve 0.828 = O.785 Em
Em = 1.O54 Ve
2.1.3 CONSIDERACIONES PLANTEADAS PARA EL DISEÑO.

Si se observa la Tabla N° 1 en el que está el resultado de resolver el sistema de ecuaciones
planteadas para la eliminación de armónicos, se encuentra que el resultado es un "lugar
geométrico" que cumple con las ecuaciones. Esto quiere decir que, se puede escoger cualquier
punto del gráfico del lugar geométrico (implica tres ángulos a) y se cumplirá el objetivo propuesto.
Para simplificar el circuito de control, se debe encontrar alguna relación entre éstos a, en otras
palabras que los tres ángulos a tengan alguna relación ó un factor común. Se encuentra que el
punto que está marcado en negrillas con los ángulos 48,60 y 72 tiene un factor común de 12° que
será el At
Es decir, se encuentra un punto que satisface las condiciones planteadas para que funcione el
método de eliminación de armónicos (48°, 60° y 72°) y al mismo tiempo tienen un factor de
multiplicidad entre ellos. De esta manera, el circuito de control se realiza por medio de conteo de
unidades de tiempo (12 grados). Estos 12 grados es la unidad más pequeña del contador, por lo
que el ciclo de reloj para la operación de conteo debe ser de 6 grados.
15
2.2 DISEÑO DEL CONTROL DIGITAL PARA OBTENER LA FORMA DE
ONDA POR FASE.
Como se planteó inicialmente, se implementa el circuito con una tarjeta independiente para
generar la forma de onda de cada fase.
El conteo de unidades de tiempo implica que el circuito se puede realizar con compuertas lógicas
y contadores. Otra forma de diseño puede ser la lectura de los ángulos a desde una memoria
eprom o desde un microprocesador, en cuyo caso la tabla se debe grabar como dato previo.
ose ttrtjWiWi^^
QOLj~Ln_rLn_n_rLJTTLmnjiJ-iJ-m^^
Q1
Q2
Q3 1_ ~L
04
F1
18 30 42 180 360
F2
F11
FA
FIGURA No 10: DIAGRAMA DE TIEMPOS PARA GENERAR LA ONDA DESEADA

16
2.2.1 TABLA DE VERDAD QUE SATISFACE F1:
Del diagrama de tiempos se plantea a F1 como la función que se desea producir. La tarjeta de
control que se la denomina PCB1, se implementa para generar la forma de onda de la función F1.
En este circuito, se debe producir las señales de RESET1 (R1) que indica el fin del semiciclo de la
función F1 y comienzo del nuevo; también se debe implementar la señal que produce el
defasamiento de 90 grados que se llamará RESET 2 (R2).
En la figura No 10 está planteada la forma de onda F1 en función de las señales de conteo QO a

Q4. La función F1 de salida de PCB1 es una sucesión de semiciclos de la forma de onda
propuesta. F2 es la señal con el defasamiento de 90 grados bifásico. F11 es la señal de control
para el Orive que prende el transistor superior. FA es la forma de onda de salida del inversor.
La función F1 se puede descomponer en términos de los estados de QO a Q4 (señal de conteo)

expresado en la siguiente tabla de verdad:
# Q4 03 Q? 01 00 F1 R1 R2
0 0 0 0 0 0 0 1 1
1 0 0 0 0 1 0 1 1
2 0 0 0 1 0 0 1 1
3 0 0 0 1 1 1 1 1
4 0 0 1 0 0 1 1 1
5 0 0 1 0 1 0 1 1
6 0 0 1 1 0 0 1 1
7 0 0 1 1 1 1 1 1
8 0 1 0 0 0 1 1 1
9 0 1 0 0 1 1 1 1
10 0 1 0 1 0 1 1 1
11 0 1 0 1 1 1 1 1
12 0 1 1 0 0 1 1 1
13 0 1 1 0 1 1 1 1
14 0 1 1 1 0 1 1 0
15 0 1 1 1 1 1 1 1
16 1 0 0 0 0 1 1 1
17 1 0 0 0 1 1 1 1
18 1 0 0 1 0 1 1 1
19 1 0 0 1 1 1 1 1
20 1 0 1 0 0 1 1 1
21 1 0 1 0 1 1 1 1
22 1 0 1 1 0 1 1 1
23 1 0 1 1 1 0 1 1
24 1 1 0 0 0 0 1 1
25 1 1 0 0 1 1 1 1
26 1 1 0 1 0 1 1 1
27 1 1 0 1 1 0 1 1
28 1 1 1 0 0 0 1 1
29 1 1 1 0 1 0 1 1
30 1 1 1 1 0 X 0 1
17
La implementación de estas funciones se las puede realizar de dos maneras: la suma de
mintermínos ó el producto de maxiterminos. La reducción de la función también se lo puede
realizar por el Mapa de Karnaugh ó directamente usando los teoremas del Algebra de Boole.
En este caso se reduce la función mediante el Mapa de Karnaugh.
2.2.2 REDUCCIÓN DE FUNCIONES.

Como existen 5 variables (QO,...,Q4), la reducción se la realiza con dos mapas de Karnaugh
para cuatro variables de la siguiente forma [4]:
Q4 = 0 Q4 =
Q3 Q3
«-rtft \Q3Q2 Q1QO
Q1Q° \o 01 11 10 00 01 11 10
00 0 í 1 'í) 1í 00 1 1 0 0
01 0 0 1 1 01 ,1) 1 0 (1
QO QO
11 ('i 1 1 1; 11 1 0 X 0
Q1 Q1
10 0 0 1 1, 10 T 1 X o
Q2 Q2
De este mapa se obtiene la función reducida para F1 que resulta ser:
F1 * QOQÍQ2Q4 + QOQÍQ2Q4 + QOQ1Q4 + Q1Q3Q4 + Q2Q3Q4 + QOQ1Q4 + Q3Q4
De la tabla de verdad, directamente se obtienen los valores para Reset 1 y Reset 2 los mismos
que son:
18
R1 = QOQ1Q2Q3Q4
R2 = QOQ1Q2Q3Q4
La señal para Reset 1 se genera en un cambio de estado o conmutación que resetea la función
y que es imperceptible.
Una vez generada la función F1 con R1 y R2 en PCB1, la tarjeta de control que genera F2 se
denomina PCB2 que resulta ser idéntica a F1 con el cambio en la señal de Reset R2 que no se
genera en ella sino que recibe de PCB1. Por lo tanto F2 se implementa con la misma función
que para F1. Este detalle también simplifica la construcción ya que F2 tiene el mismo circuito
que F1 con solo la variación del reset R2.
2.2.3 IMPLEMENTACIÓN CIRCUITAL DE PCB1 Y PCB2.

Para las funciones F1, R1 y R2 Ea implementación más sencilla y económica resulta con
compuertas NAND, para ello aplicando el Teorema de Morgan [4], dichas funciones se
determinan de la siguiente manera:
F1 = QOQ1Q2Q4 QOQ1Q2Q4 QOQ1Q4 Q1Q3Q4 Q2Q3Q4 QOQ1Q4 Q3Q4
R1=*QOQ1Q2Q3Q4
R2==QOQ1Q2Q3Q4OSC
La implementación de PCB1 con compuertas Nand se encuentra en la sección de Anexos, en

el Plano No 1. Para obtener las funciones del contador Q se elige el circuito MC14040 contador
de 10 bits y para los complementos de Q el integrado de 6 inversores MC14049. El resto de
19
circuitos utilizados son: MC14012 compuertas Nand de 4 entradas, MC14023 compuertas Nand
de 3 entradas y MC14068 compuertas Nand de 8 entradas.
Para el diseño del resto de componentes del control, se considera el diagrama de bloques de la
figura No 11 que clarifica el diseño completo y la descripción de las tarjetas se determinan de la
siguiente manera:
CIRCUITO DE
CONTROL PARA F1
JJMEHTACt ON CONTROL F1,R1,R2 ALIMENT/VCION Vo+
115 Vae
PCB1 c)
R2
I
FUENTE Y INTERFASE VGQ1-Q2 ÍNVEFÍ<50R
(OUK Va
carga |- Vo
23C /~\a r
OSCILADOR YDRIVE VGQ3-Q4 DE POTENCIA
PCB3 PCB4 ~ ~ PCB5 —^-—
0«10V
Uw
10 K
CIRCUITO DE
CONTROL PARA
F2
JüL
i
ALIMENTACIÓN Vc-
PCB2
FIGURA No 11: DIAGRAMA DE BLOQUES DEL CONTROL Y POTENCIA
DETALLE DE BLOQUES:
PCB1: Genera F1.R1 yR2
PCB2: Genera F2
PCB3: Es la fuente para el control y está el oscilador OSC variable por potenciómetro
externo o por señal analógica de voltaje de O a 10 Vdc.
PCB4: Interfase entre el control y el Inversor y Orive de Potencia.
PCB5: Contiene los transistores IGBT del Inversor.
2.2.4 DISEÑO DE LA FUENTE Y OSCILADOR PCB3.

a) FUENTE:
20
Para dimensionar la fuente se debe considerar lo siguiente:
- La tecnología de los circuitos integrados que se eligen para saber e! requerimiento de
consumo de fuente. Para el circuito de control en PCB1 y PCB2 los integrados son
compuertas de tecnología Cmos que operan con fuente de 3 y 18 voltios y que necesitan
muy poca corriente.
- Para adaptar la señal analógica de entrada de O a 10 voltios como señal de variación de
frecuencia en PCB3 se necesita usar amplificadores operacionales como el UA741 que
requiere alimentación de fuente positiva y negativa.
- Para el caso del Orive e inversor se requiere alimentar a! integrado IR2110. Aquí la fuente
debe ser mínimo de 10 V, voltaje en el que conducen los IGBT.
Por lo expuesto se considera diseñar una fuente de +/-12 Vdc que cumple con los requisitos.
Como la corriente necesaria para operar los circuitos integrados es pequeña, se elige los
integrados MC7812 y MC7912 como reguladores de voltaje positivo y negativo de 12 Voltios y
1 amperio.
Para la alimentación de los reguladores positivo y negativo se consideran dos rectificadores de

onda completa a través de un transformador con toma central, por lo que es necesario que el
transformador tenga la relación de 115V/24VTC a 300 mA con el que se abastece a la fuente
sin calentamiento. Los complementos de la fuente son los filtros de condensador que se
conectan a la entrada de 1000 uF y a la salida de los reguladores de 680 uF.
b) OSCILADOR:
Para el oscilador se considera el rango de operación de frecuencia en la salida que es de 10 Hz
a 100 Hz. Como el ciclo de reloj para los contadores es de 6°, en cada semiciclo de 180° hay 30
ciclos de reloj. Por lo tanto el oscilador debe variar entre (30 X 10) 300 Hz y (30 X 100) 3.000 Hz
para cumplir con el rango de operación de frecuencia en la salida.
Como elemento oscilador se elige el Timer NE555 en configuración aestable, que permite la
variación de frecuencia por regulación de potenciómetro externo o por variación del voltaje
continuo variando el voltaje de control en el pin 5 (Ve).
21
Aplicando las formulas para la configuración aestable [5], se calculan los componentes del
oscilador, esto es dos resistencias R1, R2 y el condensador:
1.44
i **""
(R1 + 2R2) C
Si C = 0.1 uF
R2 = 1.800ohm
Con los limites de frecuencia 300

Hz y 3000 Hz se encuentra R1
R1 min = 1200 ohm
R1 max = 44 K
El valor de R1 es el del potenciómetro extemo del control y una resistencia serie.

Para obtener variación de frecuencia a través de la señal analógica de entrada de O a 10 V, ésta
se debe acoplar a la entrada del "VOLTAJE DE CONTROL" pin 5 del Timer que debe variar entre
1/3 y 2/3 de la fuente, o sea entre 4 y 8 voltios. Para esto se diseña el circuito que se puede
observar en el Plano No 9 correspondiente a PCB3.
Los comparadores U1C y U1A sirven como acopladores de señal y seguidor de fuente
respectivamente, que convierten la señal de O a 10 V en señal de O a 4 V, luego el amplificador
operacional U2 en configuración sumador aumenta 4 V conseguidos en el divisor formado por R15
y R16. El operacional U3 es un acoplador del sumador y es el que entrega la señal al pin 5 del
Timer para variar la frecuencia de salida del oscilador. En caso de usar la entrada analógica hay
que realizar un puente en la bomera extema donde está indicado como "Pot" para dejar polarizado
a los componentes del oscilador. El integrado para U1 se elige al cuádruple comparador MC3302P
y para los operacionales el AD741.
2.2.5 DISEÑO DEL INTERFASE Y ORIVE PCB4.

a) INTERFASE:
En esta tarjeta se reciben las señales de las funciones F1, F2, R1 y R2. A partir de estas
entradas se debe producir cuatro señales de encendido para los transistores Q1 a Q4.
22
Lo primero que se debe tomar en cuenta es que a partir de la función F1 se debe producir dos
señales para el disparo de los dos transistores superior e inferior Q1 y Q2 que son las señales
F11 y F12. Para ello, se usa un Flip Flop tipo D de manera que con el primer pulso de R1 que
es el inicio del semiciclo, activa a Q1. En el siguiente pulso de R1 activará a Q2 por lo que se
usa la salida Q del Flip Flop para F11 y la salida complemento de Q para F12.
Para comprender mejor el criterio del diseño se debe observar el Plano No 12 de PCB4. Para
acoplar correctamente las señales se usa las compuertas Nand del integrado U1 por lo que en
las salidas de los pines 4 y 11 de U1 se obtiene la forma de onda alternada F11 y F12. El
integrado U1 es el MC14011 que integra 4 compuertas Nand.
Como Flip Flop se elige al circuito integrado MC14013 que tiene dos Flip Flop, de esta forma el
segundo sirve para la implementación de la función F2.
Para generar las señales F21 y F22 se usa el mismo criterio anterior, tratando ahora con las
funciones de entrada F2 y R2.
b) ORIVE:
Para este circuito se necesita un elemento que recoja las señales del interfase y les inyecte
directamente a los transistores IGBT. Para ello se elige el circuito integrado IR2110 de
International Rectifier ya que es "High and Low side Driver" que tiene las siguientes
características principales [6]:
VOFSET = 500 V max

lo +/- = 2 A
Vour=10-20V
ton/ toff (typ) = 120 ns/ 90 ns
Lo interesante de este integrado es que tiene dos canales independientes cuyas salidas
pueden activar directamente los transistores superior e inferior del puente IGBT usando una
sola fuente de alimentación.
23
La configuración usada es la que recomienda el fabricante [7], con la precaución de que el
Diodo que acopla la fuente del transistor superior debe ser del tipo "fast" debido a que actúa
justo el momento del encendido y apagado cuando se trata de producir un movimiento del
punto de referencia del puente respecto al control.
Según las recomendaciones del fabricante, las mismas que se encuentran con más detalle en
el Capítulo 3 de "Construcción del Inversor Bifásico" son muy importantes los condensadores
entre las salidas del IR2110 Vb y Vs y entre Vcc y COM. El segundo debe ser por lo menos de
10 veces el valor de Cb (condensador de la fuente superior) [12]. En este caso Cb se elige en 2
uF ya que con este valor funciona bien en baja frecuencia. El condensador C2 se elige de 33
uF.
2.3 DISEÑO DEL INVERSOR.

E! inversor que se propone es del tipo puente con toma central en la fuente tal como se
muestra en el Plano No 16. Para la implementación se eligen los IGBT de International Rectifier
IRGBC30UD. Para aplicaciones con cargas de motores monofásicos y bifásicos usualmente
son de 115 V de voltaje nominal de fase por lo que, el inversor de debe diseñar para este nivel
de voltaje.
Como la potencia nominal del inversor es de 500 W, la corriente por fase es aproximadamente
de 2.72 A. tomando un fp de 0.8 pero, para que soporte el voltaje de arranque de motores los
IGBT deben soportar 7 veces esta corriente, lo que quiere decir 19 A, por esta razón se eligen
los transistores con una corriente nominal de 23 A (@ 25 °C). Normalmente en los inversores
industriales se sobredimensionan los semiconductores de potencia de manera que soporten el
arranque o bloqueo temporal del rotor que producen alta corriente.
2.3.1 CARACTERÍSTICAS DEL IGBT.

Los Transistores de Compuerta Aislada IGBT tienen integrado un diodo de recuperación
"uttrarápído" que está diseñado y que facilita el manejo con carga inductiva utilizando este
diodo como vía de retomo hacia la fuente de la energía reactiva almacenada en la carga.
Viene en encapsulado TO-220 AB y las características principales son [8]:
24
IGBT CANAL N IRQ4BC30UD
VCES = 600 V max
Ic = 12 A max @ Te = 100 °C.

ICM = 92 A max
!F = 12 A max (diodo)
VGE s +/- 20 V
Po=100W@25°C
TJ = -55 a 150 °C
2.3.2 ESTRUCTURA DE PUENTE.

Se usa la configuración tipo puente con toma central en la fuente como se muestra en ta figura
No 12.
o
Ve
Q3 f n
•y
1 (1 Vb
Vo r Va
> <
CARGA
^ /^~~* BIFÁSICA
Voi c^
-Vo
FIGURA No 12: ESQUEMA DEL INVERSOR BIFÁSICO

25
A partir de la alimentación positiva y negativa de Ve, la salida bifásica se toma desde la unión
de los transistores de cada ramal hasta la toma central de la fuente Ve en el punto 0. Debido a
la forma de onda elegida, este inversor es bastante seguro ya que cuando se da la
conmutación entre los transistores Q1 y Q2 siempre se da en la zona muerta en O V.
Las señales de encendido para los transistores son las siguientes:
F11 prende a Q1
F12prendeaQ2
F21 prende a Q3
F22 prende a Q4
La referencia para el control es el potencial de -Ve en concordancia con lo que exige la

configuración para el Orive IR2110 [9].
La señal de G1 es la que se genera a partir de F11 del Drive. La salida del IR2110 tiene la
misma forma de onda con la diferencia de que no esta referenciado af común del control. De
igual manera la señal de activado G2 se produce de F22.
Los transistores se incorporan en la tarjeta de Potencia PCB5 y debe estar junto al Drive para
mejorar la calidad de señal de disparo [10]. De las recomendaciones se colocan resistencias
limitadoras en el gate y pequeñas resistencias en el acople de fas referencias de cada
transistor con el drive.
En la figura No 13 se encuentra el diagrama de tiempos que presenta la forma de onda de las

señales de activado de los gate para los transistores de potencia.
26
F1
18 30 42 ao 180
F2
G1
G2
G3
G4
FIGURA No 13: FORMAS DE ONDA DE GATE
2.3.3 PROTECCIÓN:
Para la protección se consideran dos bloques separados los cuales son:
CIRCUITO DE CONTROL: Se intercala un fusible de acción rápida en serie a la alimentación

para que actúe en caso de sobrecarga de los elementos del control que implica a la fuente,
oscilador y todas las tarjetas de control. Se usa un fusible de 1 A ya que el consumo del control
esta en el orden de los miliamperios.
CIRCUITO DE POTENCIA: Conformado básicamente por el inversor. Aquí se prevé un fusible

en serie para protección de los IGBT contra una sobrecarga en ia salida bifásica. Este fusible
27
debe soportar la corriente de carga y sí éstos son motores, debe soportar la corriente de
arranque por lo que se dimensiona en 15 A.
Para ambos casos se colocan dos interruptores independientes para el control y potencia. En el
control se instala un switch normal y en el circuito de potencia se instala un interruptor tipo
termomagnetico bifásico en la alimentación positiva y negativa de la fuente Ve tal que permita
aislar rápidamente la fuente en caso de sobrecarga o cortocircuito del puente inversor.
VALOR DE FUENTE:
De la formula presentada en el capítulo 1 del voltaje rms para esta forma de onda, tenemos que
para un voltaje de fase de 115 V, con los ángulos elegidos tenemos:
Ve = Vrms
- a2 + a3
Con a1 = 48, <x2 = 60, ct3 = 72
Ve =140. 86Vdc.
28
CAPITULO 3
TEMA: CONSTRUCCIÓN DE LAS TARJETAS DE

CONTROL.
3.1 CONSTRUCCIÓN DEL CIRCUITO DE CONTROL.

En este capítulo se presentan los métodos usados para la construcción de las tarjetas
electrónicas que se diseñaron en el capítulo anterior. El control esta compuesto de las
siguientes tarjetas:
PCB1: Tarjeta electrónica que genera la función F1, R1 y R2.

PCB2: Tarjeta electrónica que genera la función F2.
PCB3: Tarjeta electrónica de Fuente y Oscilador variable.
PCB4: Tarjeta electrónica de Interfase y Orive de Potencia.
PCB5: Tarjeta electrónica con el Inversor de Potencia.
3.1.1 CONSIDERACIONES GENERALES:

a) DISEÑO DE PLANOS: Para la construcción de planos se usa el paquete OrCad
Capture para Windows (V 7.10.340). El programa Oread es un paquete muy
versátil, que permite crear, editar, grabar e imprimir esquemas circuitales que
involucran elementos electrónicos y eléctricos de tipo general.
El Oread comprende básicamente el programa DRAFT que permite realizar el

trazado y edición de una hoja de trabajo que contiene un esquema circuital y una
serie de programas utilitarios [2].
El Oread dispone de todas las librerías necesarias para la elaboración de circuitos,

principalmente interesa la que corresponde a la tecnología CMOS que son la
mayoría de circuitos integrados seleccionados en el diseño. Aquí se transcribe el
diseño a un plano lo más sencillo y de fácil lectura.
29
Por ejemplo se debe diferenciar donde se ubican las señales de entrada, salida,
alimentación, y colocar las etiquetas correspondientes a componentes y señales
de entrada y salida.
b) DISEÑO DEL CIRCUITO IMPRESO: El diseño del circuito impreso se realiza

utilizando el programa PROTEL para WINDOWS V1.5.
Los circuitos del diseño son sencillos y para iniciar el trazado de pistas en forma
rápida, se establece primero la posición de los integrados más relacionados al
resto de circuitos. Luego se coloca en la hoja tentativamente el resto de integrados
que forman el circuito y se realiza el trazado de líneas de manera que se realice el
menor numero de cruces.
* Este programa presenta la facilidad de diferenciar las pistas entre las caras
superior e inferior del impreso con diferentes colores. El rojo se usa para los de la
cara superior y el azul para la cara inferior.
Finalmente se ubica la bornera de entrada y salida de señales y se limita el tamaño

físico de la tarjeta para que todo el contenido del circuito quede dentro de la
misma.
c) ENSAMBLAJE DE TARJETAS DE CONTROL: Para concluir el proceso de

construcción, en el armado y ensamblaje de las tarjetas se debe tomar las
- siguientes precauciones:
1 Colocar los dispositivos de menor cuidado como resistencias, condensadores,

borneras etc. siguiendo rigurosamente los planos de construcción.
2 En el sitio donde se conecta los circuitos integrados colocar zócalos de la
medida de los mismos, de manera que se agilita la reparación en fase de
pruebas.
3 Para colocar los circuitos integrados minimizar la carga estática de fas manos
colocándose la manilla metálica a tierra para evitar daño de los integrados
sobre todo los de tecnología cmos.
3.1.2 DESCRIPCIÓN DE PCB1.

Para la construcción de esta tarjeta se debe partir de las señales de entrada y salida.
30
En PCB1 está la representación de las siguientes señales de salida:
• F1: Genera la forma de onda para formar la fase A.
• R1: Implementación del RESET 1
« R2: Implementación del RESET 2 con 90 grados de desfasamiento entre F1 y F2.
Las entradas necesarias para generar las ondas citadas son:

» + Vcc: Es la fuente positiva de 12 Vdc de alimentación.
• GND: Es la referencia O V de la fuente de,
• OSC: Es la señal de reloj oscilador variable que permite la variación de frecuencia
de las señales generadas en esta tarjeta.
3.1.3 CONSTRUCCIÓN DEL PLANO DE CONTROL DE PCB1.

El diseño del circuito se presenta en el plano No 1 correspondiente a PCB1. La
implementación de las funciones reducidas mediante el mapa de Karnaugh descritas
en el capítulo anterior, se realiza con los circuitos integrados que detallamos a
continuación:
• 1 Cl MC14040: Contador de 10 bits para implementar QO, Q1, Q2, Q3 y Q4
(ver diagrama de tiempos para funciones de conteo).
• 1 Cl MC14049: Inversor para conseguir los complementos de Q.
• 1 Cl MC14012: Nand de 4 entradas para implementar los componentes de la
función que tienen cuatro variables como QO Q1 Q3 Q4.
» 2 Cl MC14023: Nand de 3 entradas para implementar los grupos de 3
variables.
• 3 Cl MC14068: Nand de 8 entradas para implementar la función F1, R1 y R2.
3.1.4 CONSTRUCCIÓN DE LA TARJETA PCB1.

Como se indicó en las recomendaciones, se inicia colocando los integrados más
relacionados que son el contador MC14040 y el inversor MC14049 los otros se elige
de acuerdo a la relación que tienen con los existentes y con los posteriores, tratando
de ubicarles de manera de tener el menor numero de cruces. Debido a la
característica del circuito, se elige la implementación en una tarjeta de doble lado para
evitar en lo los puentes como se muestra en la figura No 14.
El trazado de pistas se reduce a transcribir lo existente en el plano, con la facilidad de
que, colores diferentes representan las pistas de las caras superior e inferior.
31
FIGURA No 14: TARJETA DE CONTROL PCB1
En el desarrollo se definen y numeran los componentes electrónicos y se cambian
posiciones por conveniencia, por ejemplo se puede cambiar las compuertas en un
mismo integrado para optimizar el trazado evitando cruces.
Luego de colocar todos los integrados se define la bornera de entrada/salida y su

mejor distribución conociendo ya el destino de las pistas.
3.1.5 DESCRIPCIÓN DE PCB2:

En esta tarjeta esta la representación de la siguiente señal de salida:
• F2: Genera la forma de onda de la fase 2 desplazada 90 grados de F1.
Las entradas necesarias para generar esta onda son:

• + Vcc: Es la fuente positiva de 12 Vdc de alimentación.
• GND: Es la referencia de la fuente DC.
32
• OSC: Es la señal de reloj y oscilación para operación de esta tarjeta.
3.1.6 CONSTRUCCIÓN DEL PLANO DE CONTROL PARA PCB2.

El diseño del circuito se presenta en el plano correspondiente a PCB2. Los integrados
necesarios para ia construcción de PCB2 son:
• 1 Cl MC14040: Contador de 10 bits para implementar QO, Q1, Q2, Q3 y Q4 (ver
diagrama de tiempos de señales de conteo)
• 1 Cl MC14049: Inversor para conseguir los complementos de Q.
• 1 Cl MC14012: Nand de 4 entradas para implementar la función de cuatro
variables.
• 2 Cl MC14023: Nand de 3 entradas para implementar los grupos de 3 entradas.
« 1 Cl MC14068: Nand de 8 entradas para implementar la función F2.
3.1.7 DISEÑO DE LA TARJETA PCB2.
FIGURA No 15: TARJETA DE CONTROL PCB2
33
Para este trazado de cables, se usa como base el circuito anterior ya que la función F2
se implementa de la misma forma que F1 (porque tiene la misma forma de onda). Lo
único que cambia es el reset del contador 4040 que es alimentado desde PCB1. Por lo
tanto se debe realizar los cambios respectivos a PCB1 y resulta la implementación de
PCB2. Las precauciones para el uso de la tarjeta con la placa de doble cara, son las
mismas indicadas anteriormente para PCB1.
3.1.8 DESCRIPCIÓN DE PCB3:

Esta tarjeta es fa fuente DC para los circuitos digitales y oscilador de salida. En esta se
presentan las siguientes señales de salida:
• GND: Es la referencia O de la fuente DC.
• OSC: Es la señal de salida de reloj y oscilación variable.
Las señales de entrada necesarias para la implementación son:

• TR: Alimentación del transformador con dos tomas de 12 Vac (24 VCT).
• CT: Toma central del transformador conectada a GND.
« Pot: Entrada de potenciómetro externo de 50 K para la variación de frecuencia.
• Vin: Entrada analógica de voltaje de O a 10 Vdc que también permite la variación
del 10 al 160 % de la frecuencia base.
NOTA: Cuando esta entrada es usada, se debe colocar un puente entre las entradas
del potenciómetro externo en la bornera de conexiones para polarizar los elementos
del oscilador.
3.1.9 CONSTRUCCIÓN DEL PLANO DE CONTROL PARA PCB3.

El diseño del circuito se presenta en el plano No 9 correspondiente a PCB3. En el
programa Oread, hay la facilidad de que además de las librerías de circuitos
integrados, existen todos los complementos para diseño como transformadores,
switch, terminales etc. que facilitan el dibujo del circuito.
Los elementos seleccionados para este circuito son:
- 1 Transformador: Para alimentación alterna de la fuente característica
120/12-0-12 Vac de 300 mA que no se montará sobre la tarjeta.
- 1 7812: Regulador positivo de voltaje para + 12 Vdc.
- 1 7912: Regulador negativo de voltaje para -12 Vdc.
34
1 Cl MC3302P: Cuatro comparadores usados para el acoplamiento de
señal analógica de entrada.
2 Cl CA741: Amplificadores operacionales usados para acoplar la seña!
analógica de entrada al oscilador.
Con todos estos elementos se procede a realizar el plano transcribiendo el diseño.
3.1.10 DISEÑO DE LA TARJETA PCB3.

El diseño del circuito impreso por ser sencillo se realiza en una placa de baquelita de
una sola cara.
Para iniciar se distribuye los componentes empezando por los elementos de la fuente
de poder: Entradas del secundario del transformador de 24 Vac con TC (toma central)
conectada a la referencia O GND. Estas señales de entrada se colocan asumiendo que
físicamente el transformador de fuente se ubicará en un sitio cercano.
FIGURA No 16: TARJETA DE FUENTE Y OSCILADOR PCB3

Luego se coloca el rectificador puente de 4 diodos, condensadores de filtro,
reguladores de voltaje positivo y negativo. Para iniciar el trazado de cables se
establece primero la posición de los integrados relacionados que son los
comparadores, circuitos operacionales y el oscilador. De ser necesario se cambia la
ubicación inicial de manera que se distribuya mejor el cableado y acceso a fuentes.
3.2 CONSTRUCCIÓN DEL ORIVE DE POTENCIA.

Este circuito es el interfase entre el circuito de control que opera con fuente de 12 Vdc
y el circuito de potencia que opera con un nivel de voltaje superior por lo menos 10
veces. Aquí es importante notar que por un lado se reciben señales del valor de la
fuente de 12 V y por otro lado se tiene la salida del drive a los transistores IGBT del
puente que operan con valores de muy superiores, por lo que se ubica las señales de
control del un lado y las de gate del otro.
3.2.1 DESCRIPCIÓN DEL DRIVE PCB4.

Este circuito tiene las siguientes características:
SEÑALES DE ENTRADA:
« F1: Función que genera la fase A y viene de PCB1.
• R1: Pulso de final de semiperiodo que viene de PCB1.
• F2: Función que genera la fase B y viene de PCB2.
« R2: Pulso de inicio de F2 con desplazamiento de 90 grados de F1.
» GND: Es la referencia O de la fuente DC.
SEÑALES DE SALIDA:
G1: Señal de encendido para el GATE del transistor Q1 a partir de F11.
E1: Señal de referencia del Emisor de Q1.
G3: Señal de encendido para e! GATE del transistor Q3 a partir de F21.
Los elementos elegidos para este circuito son:
36
• 1 MC14013: Flip'Flop tipo D que permite alternar el disparo entre los Transistores
1 y 2 y entre 3 y 4.
» 2 MC14011: 4 compuertas NAND de 2 entradas que emiten la señal alterna entre
los Gates de 1 y 2 y de 3 y 4.
« 2 IR2110: Manejador del transistor Alto y Bajo del Puente
• 2 Condensadores de 37uF: Filtros para la fuente en la salida Baja del Driver.
• 2 Condensadores de 2 uF: Filtros para la fuente en la salida Alta del Driver.
• 2 Diodos Fast Recovery RHRP3040: Diodos de rápida recuperación para el
acople de fuente en la salida alta del Driver.
3.2.2 CONSTRUCCIÓN DEL PLANO PARA EL DRIVE PCB4.

El plano que se construye es el No 13 correspondiente a PCB4. En Oread se procede
a elaborar el diseño respectivo del Drive señalando al extremo izquierdo las señales
de entrada y a la derecha las salidas de Gate para el activado de los Transistores.
3.2.3 CONSTRUCCIÓN DEL IMPRESO PARA PCB4.

Debido a que esta tarjeta de interfase maneja señales de voltaje de control (12 V) y
señales de Gate, se elige la ubicación en el un lado, la bornera con señales de bajo
voltaje y en el otro las salidas del drive a los transistores.
FIGURA No 17: TARJETA DEL DRIVE PCB4

37
De igual forma se realiza el trazado de pistas tratando de agrupar las salidas de Gate
en el otro lado de las señales de entrada.
En este circuito se debe tener precaución en la construcción del impreso para evitar
fas inductancias parásitas que se detallan en el siguiente punto. Los cables que
conectan desde el impreso ai gate de los IGBT deben estar en par trenzado para
minimizar la capacidad parásita [11].
3.3 CONSTRUCCIÓN DEL INVERSOR DE POTENCIA.

Este circuito es el que maneja la carga. Opera en el nivel de +/- 140 Vdc y es
constituido por 4 transistores tipo IGBT en configuración puente tal como se muestra
en el plano de Potencia No 14 del cual se obtiene el voltaje alterno de salida modulada
para cargas bifásicas.
Para el puente inversor se eligen los transistores IRG4BC30UD del fabricante

International Rectifier cuya presentación es en estructura TO-220AB. Esto permite que
la construcción se realice en montaje sobre circuito impreso tomando en cuenta fas
siguientes recomendaciones del fabricante.
3.3.1 PRECAUCIONES EN LA CONSTRUCCIÓN DEL INVERSOR:

Se debe considerar que los componentes de potencia IGBT son sensibles a
capacidades e inductancias parásitas generadas en la configuración tipo puente, por lo
que debemos tomar en cuenta ias siguientes recomendaciones del fabricante [12]:
a) MINIMIZAR LOS PARÁSITOS:

• Usar pistas gruesas en la conexión entre IGBT's sin ocasionar lazos o
desviaciones.
• Evitar los puentes de interconexión ya que esto aumenta significativamente la
inductancia parásita.
• Reducir el efecto de inductancia de conducción disminuyendo la altura sobre el
circuito impreso.
• Considerar la ubicación de los IGBT's de manera que se evite las distancias entre
las pistas de interconexión.
38
b) REDUCIR EL RIESGO DE DAÑO DEL INTEGRADO DEL DRIVE:
• Conectar los terminales de referencia superior e inferior Vs y COM de acuerdo a la
Figura No 18:
FIGURA No 18: CONEXIÓN DE TERMINALES DE REFERENCIA

Minimice los parásitos en el gate usando las pistas o puentes mas cortos y
directos.
Ubicar el circuito integrado de! drive (IR2110) en el sentido de los transistores de
potencia.
c) MEJORAR EL ACOPLAMIENTO LOCAL:
Incrementar el condensador (Cb) a 2 uF usando uno con baja resistencia
equivalente serie. Esto reduce la sobrecarga por un severo voltaje negativo Vs.
Use un segundo condensador de baja resistencia equivalente serie entre Vcc y
COM. Se recomienda un valor por lo menos 10 veces más grande que Cb (33 uF).
Conecte los condensadores de acoplamiento lo más cercano al circuito integrado
del drive entre los pines Vb y Vs y entre Vcc y COM.
Si es necesario una pequeña resistencia en serie af diodo rápido, verifique que ei
voltaje Vb no sea menor a COM especialmente en el arranque y en condiciones
extremas de frecuencia.
3.3.2 CONSTRUCCIÓN DEL CIRCUITO INVERSOR.

Siguiendo las instrucciones y precauciones citadas, se realiza la construcción de esta
tarjeta PCB5 en la configuración mostrada en el plano No 14.
39
El trazado de pistas es diferente a las de control debido a que, el puente inversor
maneja la corriente de carga por lo que deben ser mucho más gruesas con pequeño
refuerzo de estaño.
FIGURA No 19: TARJETA DE POTENCIA PCB5
Los transistores IGBT en este caso se montan en disipadores independientes, aunque

se los puede montar también en parejas comunes o en uno solo con los IGBT
debidamente aislados.
Los cables en "par trenzado" mejora las condiciones de disparo en el Gate

minimizando inducciones y parásitos y deben ser lo más cortos posibles, por lo que
esta tarjeta debe ubicarse lo más cercano a PCB4 del drive.
Los conductores de salida del inversor que van hacia la bornera externa, deben ser de
suficiente calibre para soportar la corriente de carga.
40
3.3.3 ACOPLE DEL INVERSOR AL SISTEMA DE CONTROL Y
ENSAMBLAJE.
Como se recomienda que el Inversor PCB5 debe ser ubicado junto al Orive, después
se dispone la ubicación de las restantes tarjetas de control de tal forma que las
borneras de entrada y salida de cables estén coincidentes.
Cuando se inicia el cableado final, es aconsejable disponer del detalle de etiquetas de

las borneras respectivas de manera que se eviten errores en la conexión.
Considerar y agrupar las señales que van hacia el sector en el que se realiza la
conexión del otro lado como son: Alimentación del control, Alimentación de Potencia, y
señales de control externas y ubicarles como en la figura No 20.
FIGURA No 20: BORNERA EXTERNA
3.3.4 DISEÑO EXTERNO Y TERMINADOS.

En este punto se deben tomar las siguientes normas que cumplen los circuitos de
control Industrial:
41
a) TAMAÑO DE CAJA EXTERNA:
Se dimensiona de acuerdo al tamaño de los elementos y tarjetas del circuito. Verificar
que los componentes internos estén de fácil acceso para su revisión y reparación.
Se debe tomar en cuenta el aspecto del comportamiento térmico de los componentes

especialmente en los elementos de potencia y de la fuente.
En el caso de necesitar ventilación por aumento de disipación de calor en el inversor,

se debe ubicar los componentes con los disipadores hacia fuera de la caja ó
internamente pero con un ventilador adecuado.
b) PROTECCIÓN:
Se deben colocar los fusibles en un lugar accesible, preferentemente externo para que
se facilite la revisión.
c) ELEMENTOS DE REGULACIÓN Y CONTROL:

Se consideran los potenciómetros, switch y otros que también se ubican externamente
para facilitar la operación del equipo.
d) BORNERA:
Se ubica externamente la bornera para entrada y salida de cables con la etiqueta
respectiva.
El objetivo de la bornera externa es que para pruebas y operación del circuito, la

manipulación de conexiones se realice solamente en la parte externa del circuito. Este
detalle presenta el acabado del circuito.
En la siguiente figura se aprecia el equipo de control terminado en la vista interna.
42
FIGURA No 21: VISTA GENERAL DEL EQUIPO TERMINADO
43
CAPITULO 4
TEMA: PRUEBAS DE FUNCIONAMIENTO CON

DIFERENTES CARGAS.
En esta sección se presentan las pruebas realizadas, en el que se observan detalles

de comprobación de los objetivos planteados. Primero se presentan las señales
tomadas del circuito de control y luego en la salida de potencia.
4.1 VERIFICACIÓN DE LAS FORMAS DE ONDA.

Aquí se presentan las pruebas realizadas en la práctica para el circuito de control
tomando las formas de onda en los puntos importantes del circuito.
Todos los gráficos son la reproducción fotográfica de señales tomadas desde un

osciloscopio digital Tektronix 2 canales de 60 MHz.
u *T
ilj ¡U iU \* *
i>K
FIGURA No 22: FORMAS DE ONDA DE F1 Y F2
44
En la figura No 22 se presentan las señales de salida de las tarjetas PCB1 y PCB2 que
representa las formas de onda de las funciones F1 y F2 donde se aprecia el
desfasamiento de 90 grados entre ellas.
A partir de las señales F1 y F2 que van a la tarjeta de interfase y drive PCB4, en ésta
se generan las señales F11 y F12. La salida son las señales de Gate para los
transistores de Potencia. En la foto de la figura No 23 se muestra las señales F11 y
F12 que son iguales a las del Gate de los transistores Q1 y Q2 del mismo ramal. La
señal superior (gate de Q1) produce el semiciclo positivo y la inferior (gate de Q2)
produce el semiciclo negativo.
,11
i ! . ' " .*"""'»'""«"f"^" n>
Í-- '
i
|
' !
:
•
1i
i
! ,
I
•*•"•* .... .. T r ... . . U
\m
; ; "-i
FIGURA No 23: FORMAS DE ONDA DE F11 Y F12
4.1.1 SEÑALES CON DESFASAMIENTO.

La figura No 24 se muestra las señales de entrada al integrado del drive IR2110 en
PCB4. Se trata de las salidas (pin 4) de las compuertas Nand U1 y U2. La señal
superior produce el semiciclo positivo de la fase A por medio del transistor Q1 y la
señal inferior produce el semiciclo positivo de la fase B a través del transistor Q3 las
mismas que están desfasadas en 90 grados. Estas señales son las mismas que la
45
salida para el Gate de los transistores en los pines 7 de la salida alta (HO) del
integrado IR2110.
FIGURA No 24: ENTRADA AL ORIVE PARA GENERAR G1 (Q1) Y G3 (Q3)
4.2 PRUEBAS DEL EQUIPO CON DIFERENTES CARGAS:

Se realizaron las pruebas en la salida del inversor y se comprobó la operación correcta
del Inversor en una secuencia que detallamos:
- Comprobación de funcionamiento con bajo voltaje DC de alimentación al inversor y
con carga.
- Comprobación de funcionamiento a voltaje nomina! DC y con carga.
Prueba de operación de encendido y apagado del equipo con carga.
- Prueba con carga al limite bajo de frecuencia.
Prueba con carga al limite alto de frecuencia.
- Prueba de variación de frecuencia con carga resistiva.
- Prueba de variación de frecuencia con carga resistiva inductiva.
- Prueba de variación de frecuencia con carga motor.
46
4.2.1 PRUEBAS CON CARGA RESISTIVA.
Todas estas pruebas detalladas en 4.2 fueron satisfactorias por lo que se presenta una
secuencia de fotos con las formas de onda obtenidas. En vista de que las formas de
onda de salida en diferentes pruebas no cambian, se presentan solamente las
principales. Con esta carga se comprobó la eliminación de armónicos tercero y quinto
por medio del Analizador de Armónicos.
Ht"1Q.OV ' CH2 50.0V M 10mi
FIGURA No 25: FASE DE SALIDA CON CARGA RESISTIVA A 25 Hz.
En la figura No 25 se observa la forma de onda en la salida cuando el inversor esta

operando con carga resistiva a la frecuencia de 25 Hz. Se aprecia que la señal de
salida es igual a la planteada.
En la figura No 26 se observa la operación del Inversor en la salida de la fase A con

carga resistiva operando a la frecuencia de 100 Hz.
Para la prueba de funcionamiento con carga inductiva y con motor, no se contó con la
cámara respectiva ya que se realizó en el Laboratorio de Control de Máquinas. Por
esta razón se presentan los gráficos observados en el osciloscopio.
47
FIGURA No 26: FASE DE SALIDA CON CARGA RESISTIVA A 100 Hz.
FIGURA No 27: FORMAS DE ONDA EN LAS FASES DE SALIDA A Y B

OPERANDO CON CARGA RESISTIVA A 100 Hz.
48
4.2.2 PRUEBAS CON CARGA RESISTENCIA-MOTOR.
En la parte final se realizaron las pruebas con carga inductiva, colocándose un motor
monofásico con condensador permanente (eliminado el condensador) funcionando
como bifásico, junto con carga resistiva de lámparas.
En la figura No 28 se presenta las señales de disparo para G1 (Q1), G2 (Q2) y el

voltaje de salida de la fase A.
G1
G2
VA
FIGURA No 28: FORMAS DE ONDA CON CARGA RESISTENCIA-MOTOR
En la forma de onda del voltaje se nota el efecto inductivo de la carga que elimina los
tramos de voltaje cero y se mantiene en conducción inversa debido a! diodo
antiparatelo. La energía reactiva almacenada en ia inductancia, trata de descargarse
49
por la resistencia en el tramo de la curvatura de! gráfico, pero no lo logra porque
nuevamente le llega el pulso de activado del transistor inverso.
4.2.3 PRUEBAS CON CARGA MOTOR:

Con el motor monofásico sin el condensador permanente y funcionando como motor
bifásico, se coloca como carga, aumentado por el sistema bifásico directamente en
este caso a los devanados de trabajo, obteniendo otro tipo de gráfico que se presenta
en la figura No 29;
G1
G2
VA
FIGURA 29: FORMAS DE ONDA CON CARGA MOTOR
En esta figura se encuentra la forma de onda del voltaje de salida y las señales de
Gate de los Transistores Q1 y Q2 operando con carga motor. El efecto inductivo del
motor se manifiesta con otra forma de onda ya que la energía almacenada en la
bobina no permite que el voltaje sea cero donde le corresponde.
50
Se aprecia que cuando Q1 se apaga, la salida no se queda en cero por el efecto
inductivo, y baja ai valor opuesto inverso por conducción del diodo antiparalelo del
transistor, regresando a ser positivo cuando nuevamente prende Q1. Este
comportamiento es diferente al anterior con carga resistencia motor donde a través de
la resistencia trataba de descargarse.
El valor del voltaje que no llega a ser cero representa la fuerza magnetomotriz del
motor reflejado en la salida.
CONCLUSIONES Y RECOMENDACIONES:
En este trabajo se cumplieron los objetivos específicos planteados en el Plan del
Proyecto, por las siguientes razones:
El método usado permite eliminar armónicos de acuerdo a las aplicaciones y

requerimientos. En el caso del presente proyecto se ha decidido eliminar el tercero y el
quinto armónico, esto se realiza mediante el cálculo de los ángulos de activado, que es
el resultado de la solución de tres ecuaciones, que se resuelve de una manera muy
sencilla permitiendo implementarse con elementos compuertas e integrados comunes.
El inversor constituido con IGBT de última tecnología, ha dado un buen resultado en el
funcionamiento, demostrándose la fiabilidad de estos elementos en el uso con
inversores.
Un objetivo de la construcción entre otros fue que el prototipo de Inversor Bifásico

construido, se pueda aplicar a diferentes cargas incluido motores bifásicos y
monofásicos con condensador permanente. Justamente en las pruebas presentadas,
se realizaron con un motor monofásico con condensador permanente (eliminando el
condensador). Se comprobó la buena operación del Inversor así como el
funcionamiento del motor monofásico funcionando como bifásico.
La construcción del Inversor Bifásico a tres niveles resultó ser muy seguro debido a
que en la conmutación de los transistores se da en ia zona de cero por la forma de
onda planteada.
51
Se recomienda que usando la misma técnica de eliminación de armónicos se la puede
aplicar para sistemas trifásicos mediante la construcción de otra tarjeta para generar la
tercera fase y con los ángulos apropiados para eliminar en este caso, los armónicos
quinto y séptimo. En el caso de que se quiera eliminar más armónicos, se debe
aumentar una pareja de pulsos por semiciclo, por cada par de armónicos y los ángulos
una vez calculados, se los puede implementar en un microprocesador ó grabando los
datos calculados en una memoria eprom.
Se recomienda también la aplicación de este trabajo a realizar la construcción

completa de un variador de velocidad para motores bifásicos o monofásicos
construyendo el conversor AC/DC en el que bien se puede utilizar la entrada analógica
de O a 10 V para la variación de frecuencia en la salida.
52
REFERENCIAS BIBLIOGRÁFICAS:
[I] Chauprade R, Milsant F, "Control electrónico de los motores de corriente

alterna", Colección Ciencia Electrónica, 1986
[2] Banda H, Rodas A, "Practicas de Electrónica de Potencia", EPN, 1993
[3] Nabae A, Takahashi I, Akagi H, "A New Neutral Point Clamped PWM Inveríer",
IEEE, 1981
[4] Taub H, Schilling D, "Digital Integrated Electronics", McGraw-Hill, 1977
[5] National Semiconductor, "LM 555 Timer", 2000
[6] International Rectifier, "IR2110 High and low side driver", data sheet No PD-
6.011E
[7] International Rectifier, "Push Pulí Orive Circuit", Design Tips No DT-94-13
[8] International Rectifier, "IRGBC30UD UltraFast CoPack IGBT", data sheet No
PD-9.1453A
[9] International Rectifier, "IR Application Note AN-990", Gate Orive Requirements
for IGBT's
[10] International Rectifier Design Tip, "Managing Transients in Control IC Driven
Power Stages", data sheet No DT 97-3
II1] International Rectifier, "IR Application Note AN-978", Layout and Other General
Guidelines
[12] Chey C, Parry J, "Managing Transients in Control IC Driven Power Stages",
International Rectifier, 2001
BILIOGRAFIA:
- Chey C, Parry J, "Managing Transients in Control IC Driven Power Stages",
International Rectifier, 2001
- Chauprade R, Milsant F, "Control electrónico de los motores de corriente alterna",
Colección Ciencia Electrónica, 1986
- Banda H, Rodas A, "Practicas de Electrónica de Potencia", EPN, 1993
- Nabae A, Takahashi I, Akagi H, "A New Neutral Poini Clamped PWM Inverter",
IEEE, 1981
- Taub H, Schüling D, "Digital Integrated Electronics", McGraw-Hill, 1977
53
International Rectifier, "Hexfet Databook", Power Mosfet Application Product Data"
Jerald G, "Applications of Operational Amplifíers", Me Graw Hill, 1973
Motorola, MIC Cmos Data Sheet", Motorola Databook", 1991
WWW.national.com
WWW.irf.com
WWW.intersil.com
54
ANEXOS
Lista de Materiales y Presupuesto.
PLANOS DE LAS TARJETAS DE CONTROL:

Plano No 6; Circuito Impreso de PCB2 Vista General
Piano No 13: Circuito Electrónico de PCB4
Plano No 15: Circuito impreso de PCB4 Vista Superior
Plano No 19: Cableado General de Control y Potencia
CARACTERÍSTICAS TÉCNICAS DE LOS PRINCIPALES

DISPOSITIVOS ELECTRÓNICOS:
Características del IGBT IRG4BC30UD
Características del Orive IR2110
55
LISTA DE MATERIALES Y PRESUPUESTO
ÍTEM CANT. CÓDIGO DESCRIPCIÓN P/UNITARIO TOTAL

1 2 MC14040 Contador de 12 Bit 0.60 1.20
2 2 MC14049 6 Inversores 0.70 1.40
3 2 MC14012 2 Compuertas NAND de 4 Entradas 0.75 1.50
5 4 MC 14068 1 Compuerta NAND de 8 Entradas 0.80 3.20
6 1 LM3302P 4 Comparadores 0.70 0.70
7 2 AD741 Amplificador Operacional 0.80 1.60
8 1 NE555 Timer programable 0.85 0.85
9 1 MC14013 2 Flip Flop tipo D 0.80 0.80
11 2 1R2110 High and Low side Driver 4.80 9.60
12 1 LM7812 Regulador de voltaje 12 V. 0.50 0.50
13 1 LM7912 Regulador de voltaje - 12 V. 0.50 0.50
14 23 Soc. Sócalos 0.90 20.70
15 4 IRG4BC30UD Transistor IGBT de 12 A, 600 V. 10.87 43.48
16 5 Dis Disipadores de Aluminio 3.80 19.00
17 22 R Resistencias de 1/2 W. 0.04 0.88
18 2 C Condensador de 1000 uF/50 V. 0.60 1.20
19 5 C Condensador de 220 uF/35 V. 0.50 2.50
20 10 C Condensador de 0.1 uF/200 V. 0.45 4.50
21 2 C Condensadores de 0.73 uF/630 V 0.70 1.40
22 2 C Condensadores Tanatalio 2 uF/50 V. 1.20 2.40
23 1 Pot Potenciómetro de 300 K 0.90 0.90
24 2 F Portafustble 0.64 1.28
25 2 Fuse Fusibles rápidos 0.75 1.50
26 1 TR Transformador 1 20 V/24 V CT 3.20 3.20
27 4 D Diodos 1N4007 0.10 0.40
28 2 RHRP3040 Diodos fast 4.80 9.60
29 5 Baq. Tarjetas de Baquelita 0.78 3.90
30 4 Bor Borneras para circuito impreso 1.55 6.20
31 1 Bor Borneras de montaje externo 1.85 1.85
32 2 Eli Metros de cinta eficoidal 0.28 0.56
33 4 Sop Pasacable 0.15 0.60
34 1 Placa Placa base de fibra 1.60 1.60
35 1 Caja Caja metálica de protección 19.20 19.20
36 1 Material menudo terminales, cable etc 4.20 4.20
37 1 SW Switch 0.80 0.80
38 2 Bk Breaker 20 Amp. 5.32 10.64
TOTAL 188.84
56
PD 9.1453A
International
TORRect.ifier PRELIMINAR?
IRG4BC30UD
INSULATED GATE BIPOLAR TRANSISTOR WITH UltraFast CoPack IGBT
ULTRAFAST SOFT RECOVERY DIODE
Features
• UltraFast: Optimized for high operating VCES =600V
frequencies 8-40 kHz in hard switching, >200
kHz in resonant mode
• Generation 4 IGBT desígn provides tighter VcE(on)typ. =
parameter distribution and higher efficiency than
Generation 3 , I C =12A
• !GBT co-packaged with HEXFRED™ ultrafast,
ultra-soft-recovery anti-parallel diodes for use in n-channel
bridge configurations
• tndustry standard TO-220AB package
Benefits
• Generation -4 IGBT's offer highest efficiencies
available
• IGBTs optimized for specific appücation conditions
« HEXFRED diodes optimized for performance with
IGBT's . Minimized recovery characteristics require
less/no snubbing
• Designed to be a "drop-in" replacement for equivalent TO220AB
industry-standard Generation 3 IR IGBT's
Absoluto Máximum Ratings
Parameter Max, Units
VCES Col lector- to-Em¡tter Voltage 600 V
lc@Tc = 25°C Continuous Collector Current 23
! C @ T C = 100°C Contínuous Collector Current 12
ICM Pulsed Collector Current (D 92 A
ILM Clamped Inductive Load Current (D 92
1 F @T C =100°C Diode Continuous Forward Current 12
tpM Diode Máximum Forward Current 92
VGE Gate-to-tEmitter Voltage ±20 V
P D @T C = 25DC Máximum Power Dissipation 100
Po@T c = 100°C Máximum Power Dissipation 42
Tj Operating Junction and -55 to+150
TSTG Storage Temperature Range °C
Soldering Temperature, for 10 sec. 300 (0.063 in. (1.6mm) from case)
Mountíng Torque, 6-32 or M3 Screw. 10lbf-in(1.1 N-m)
Thermal Resistance
Parameter Min. Typ. Max. Units
ríQjC
Rejc Junction-to-Case - Diode 2.5 °c/w
Recs Case-to-Sink, fíat, greased surface 0.50
RftJA Junct¡on~to-Ambient, typical socket mount — 80
Wt Weight 2 (0.07) g(oz)
4/17/97
International
IRG4BC30UD lORRectifier
Electrical Cha ráete ristics @ Tj = 25°C (unless otherwise specified)

Parameter Min. Typ. Max. Units Conditions
V(BR)CES Collector-to-Emitter Breakdown Voltaged 600 — — V VGE = OV, lc - 25QuA
AV(BR)CES/AT Temperature Coeff. of Breakdown Voítage — 0.63 -— vrc VGE = OV, lc=1.0mA
VcE(on) Collector-to-Emitter Saturation Voítage — 1.95 2.1 l c = 12A VQE = 15V
"-- 2.52 —- V
lc = 23A See Fig. 2, 5
—- 2.09 —- lc = 12A,Tj=150°C
VcE(th) Gate Threshold Voítage 3.0 — 6.0 VCE = VGE, lc = 250uA
AVoE(th)/ATj Temperatura Coeff. of Threshold Voítage — -11 — mV/°C VCE ~ VGE, lc = 250uA
9fe Forward Transconductance ® 3.1 8.6 — s V CE = 100V. IC = 12A
ICES Zero Gate Voítage Collector Current — — 250 MA VGE = OV, VCE = 600V
— — 2500 VGE = OV, VCE - 600V, Tj = 150°C
VFM Diode Forward Voítage Drop .„_ 1.4 1.7 V I C -12A SeeFIg. 13
—- 1.3 1.6 íc = 12A,Tj=150°C
ICES Gate-to-Emitter Leakage Current -— — ±100 nA VGE = ±20V
Switchíng Characteristics @ Tj = 25°C (unless otherwise specified)

Parameter Min. Typ. Max. Units Conditions
Qg Total Gate Charge (turn-on) — 50 75 IC = 12A
Qge Gate - Emilter Charge (turn-on) — 8.1 12 nC Vcc = 400V See Fig. 8
Qgc Gate - Collector Charge (turn-on) — 18 27 VGE = 15V
___
tdíon) Turn-On DelayTime 40 „„ Tj-25°C
tr RiseTime ____ 21 ns lc = 12A, Vcc =480V
td(off) Turn-Off Delay Time 91 140 VGE= 15V, RG = 23fl
tí Fall Time ™ 80 130 Energy losses include "tail" and
E™ Turn-Qn Switching Loss .„. 0.38 ™_ diode reverse recovery.
Eoff Turn-Off Switching Loss -.„ 0.16 —. mJ See Fig. 9, 10, 11,18
Eb Total Switching Loss „„ 0.54 0.9
td(on) Turn-On Delay Time -,_ 40 _-__ Tj= 150°C, See Fig. 9, 10, 11, 18
tr RiseTime — 22 — ns lc = 12A, VCc = 480V
td(off) Tum-Off Delay Time 120 _— VGE=15V ( R G =23S2
tf Fall Time —- 180 -— Energy losses include "tail" and
E* Total Switching Loss —_ 0.89 ™. mJ diode reverse recovery.
LE Internal Emitter Inductance 7.5 — nH Measured 5mm from package
—
Cíes InputCapacitance _,._ 1100 _.„ VGE = OV
Coes Output Capacitance 73 _.._ pF Vcc - 30V See Fig. 7
C™ Reverse Transfer Capacitance —- 14 — / = 1.0MHz
trr Diode Reverse Recovery Time _„_ 42 60 ns Tj - 25°C See Fig.
— 80 120 Tj = 125°C 14 IF = 12A
Irr Diode Peak Reverse Recovery Current — 3.5 6.0 A Tj = 25°C See Fig.
5.6 10 Tj=125°C 15 VR = 200V
Qrr Diode Reverse Recovery Charge — 80 180 nC Tj = 25°C See Fig.
— 220 600 Tj=125°C 16 di/dt 2QOA/PS
d¡(rec)M/dt Diode Peak Rate of Fall of Recovery _„_ 180 A/us Tj = 25°C See Fig.
__
During tb 120 Tj = 125°C 17
International
lORRectifier IRG4BC30UD
c
CD
Ü
•u
CD
O
f, Frequency (kHz)
Fig. 1 -Typical Load Currentvs. Frequency

(Load Current = IRMS of fundamental)
= 150
o o
I
LLJ
O
o
V G E = 15V - V c c = 10V
20US.PULSE W I D T H Sus PULSE WIDTH
.1 1 10 5 6 7 '8 9 10 11 12
V C E , Collector-to-Emitter Voltage (V) V GE , Gate-to-Emitter Voltage (V)
Fig. 2 - Typical Output Characteristics Fig. 3 - Typical Transfer Characteristics

iona
IRG4BC30UD
V G E - 15V VGE =15V

S O p s P U L S E WIDTH
O
"o
®
O
Ü
o
Q
E
^ X
E
125
N 150 100 120 140 160
, Case Temperature (°C) Tj, Junction Temperature (°C)
Fig. 4 - Máximum Collector Current vs. Fig. 5 - Typical Collector-to-Emitter Voltage

Case Temperature vs. Juncíion Temperature
1 '2
2. P e a k T j = P D M x Z , h J C + T c
0.001 0.01 0.1

, Rectangular Pulse Duration (sec)
Fig. 6 - Máximum IGBT Effective Transient Thermal Impedance, Junction-to-Case

Total Switchig Losses (mJ) C, Capacitance (pF) ti
(Q CD
3
TI Q_
O^
Ot5' < ,5'
o y7 —1~
aî
CD i 0' Q
o a H O
SL O i< o '7
73 C/) 7 T3
CD $
c/> S. ?S n u u u
c/>" o O O O o
5T 3 0
O CQ 2
® I-
o
R G , Gate Re
.
w o] o>
en
CD 5T o
w (Q CD
CD <
S° en X
O
CD Tí
Q) H
Total Switchig Losses (mJ) V GE , Gate-to-Emitter Voltage (V)

•n
cp'
•n
o tai
c_ ' O oo o -
c H 0) i
o ~o cp H <
r^l-
o' S ETS
H O)
m1 £U_o
G)
-o
o g.
=[ o -i^
DO
¿3w wo O
c/) o
00
CD
O
o
\ o c
D
iona
IRG4BC30UD
2.0
RG 23 Ü / 1000
V GE
uv
V c c =480V
V G E - 1 5V —i
y 25°
= 100 __.
/ a>
0) y / ifr
i]
co
C/)
O
_J
i 2
* <^>
/
/
r
S A F E O P E R A T I N G A R E A L (i
a» -/. "E 10
¿3 0.8 /
f
LU
O =3
/
/
5 y O
o
/
OJ
03 o I
H o —
0.1
O 10 20 30 1 10 100 1000
lc , Collector-to-Emitter Current (A) V C E , C o l l e c t o r - t o - E m í t t e r V o l t a g e (V)
Fig. 11 - Typical Swiíching Losses vs. Fig. 12-Turn-OffSOA

Collector-to-Emitter Current
100
0.4 0.8 1.2 1.6 2.0 2.4
Forward Voltage Drop - Vp^ (V)

Fig. 13 - Máximum Forward Voltage Drop vs. Instantaneous Forward Current
International
TORRectifier IRG4BC30UD
160 100
V R = 200V
Tj= 125°C
Tj = 25°C *"•"*
120
10
IF-
-Ir = 6.C
100 1000 100 1000

d i f / d t - (A/ps) dif/dt-(A/ps)
Fig. 14-Typical Reverse Recoveryvs. dif/dt Fig. 15-Typical RecoveryCurrentvs. dif/dt
600 10000
V R = 200V
Tj = 125°C
T i = 25°C •
400 1000
ce
cr
O = 12A
200 100
= 24A"
10
100
dif/dt-(A/ps) dif/dt-(A/ps)
Fig. 16-Typical Stored Chargevs. dif/dt Fig. 17 - Typical di(reC)M/dt vs. dif/dt
International
IRG4BC30UD lORRectifier
Fig. 18a - Test Circuit for Measurement of

ILM. Eon, Eoff(dlode). tm Qrr, Irr. fd{on). tr, td(0ff), tf
Fig. 18b - Test Waveforms for Circuit of Fig. 18a, Defíning

Eoff. td(off)> *f
Irr
GATE VOLTAOED.U.T.
DUT VOLTAGE
ANDCURRENT
Eon = /Vce ¡e di
Fig. 18c - Test Waveforms for Circuit of Fig. 18a, FÍ9- - Test Waveforms for Circuit of Fig. 18a,
Defíning £„,, td(on), V Defining E^, ^ Qm }„
International
KJRRectifier IRG4BC30UD
• * - — V g GATESK3NAL
DEVICE UNDERTEST
CURRENT D.U.T.
^- VOLTAGE IN D.U.T.
CURRENT IN 01
t1 12
Figure 18e. Macro Waveforms for Figure 18a's Test Circuit
D.U.T.
Figure 19. Clamped Inductíve Load Test Figure 20. Pulsed Collecíor Current
Circuit Test Circuit
¡nternational
IRG4BC30UD lORReclifier
Notes:
(D Repetitiva rating: VGE=20V; pulse width limited by máximum junction temperature
(figure 20)
<2>Vcc=SO%(VCEs), VGE-20V, L=10uH, RG = 23H (figure 19)
©Pulse width < 80us; duty factor < 0.1%.
(3) Pulse width S.O^s, single shot.
Case Outline — TO-220AB
10.54 (.415) ,3.78 (.149) 7§~n NOTES:

2.87 (.113) """ 10.29 (.405) pV/— P*3 54 139! 4.69 (.185) *—•• 1 DIHENSIONS & T O L E R A N C I N G
2.62 (. 103) ~l 1 32 ( 052) PER ANSÍ Y14.5M, 1982.
]f i, ' rS~n 4.20 (.165)
-"1
fI n
!i l~.ÁC
H^
6.47 (.255)
6. 10 (.240)
1
"*~1 22 ( 048)
~~
2 CONTROILING DIMENSIÓN :INCH.
3 DIMENS10NS A R E S H O W N
MILLIMETERS (INCHES).
4 CONFORMS TO JEDEC OUTLINE
15.24 (.600) TO-220A8.
14.84 (.584) \— -_ 1.15 (.045)
\W L E A D ASSIGNHENTS
2l 3 i 1 - GATE
Mil , Y 3.98 (.160) 2-COU.ECTOR
3-EMITTER
4-COLLECTOR
14.09 (.555)
13.47 (.530) L4.06(,160)
3.55 (.140)
I
-JL ü y 0-93 (-037) 3 X 0.55 (.022)
, 1.40 (.055) A 0.69 (.027) 0.46 (.018)
d * 1.15 (.045) t9-|0.36 (.014) <3>ÍB|A®| 2.92 (.115)
*"" 2,64 (.104)
I 2.54 MOO} h
2X
CONFORMS TO JEDEC OUTLI Êl 0-220AB

Dimensión* in Mílümeters a id (Inches)
International
WORLD HEADQÜARTERS: 233 Kansas St., El Segundo, California 90245, Tel: (310) 322 3331
TORRectifier
EUROPEAN HEADQÜARTERS: Hurst Green, Oxted, Surrey RH8 9BB, UK Tel: ++ 44 1883 732020
IR CANADÁ: 7321 Victoria Park Ave., Suite 201, Markham, Ontario L3R 2Z8, Tel: (905) 475 1897
IR GERMANY: Saalburgstrasse 157, 61350 Bad Homburg Tel: ++ 49 6172 96590
IR ITALY: Via Liguria 49,10071 Borgaro, TorinoTel: ++ 39 11 451 0111
IR FAR EAST: K&H BIdg.. 2F, 30-4 Nishi-lkebukuro 3-Chome, Toshima-Ku, Tokyo Japan 171 Tel: 81 3 3983 0086
IR SOUTHEAST ASIA: 315 Outram Road, #10-02 Tan Boon Liat Building, Singapore 0316 Tel: 65 221 8371
http://www.irf.com/ Data and specifications subject to change wííhout notice. 4/97
International DataSheetNo.PD-6.011E
IQRRectifier IR2110
HIGH AND LOW SIDE DRIVER
Features Product Summary
• Floating channel designad for bootstrap operation
Fully operational to +50QV VOFFSET 500V max.
Tolerant to negativa transient voltage
dV/dt immune
2A/2A
• Gate drive supply range from 10 to 20V
VOUT 10 - 20V
• Undervoltage lockout for both channels
• Sepárate logic suppíyrangefrom 5 to 20V ton/off(typ.) 120&94ns
Logic and power ground ±5V offset
• CMOS Schmitt-triggered inputs with pull-down Delay Matching 10 ns
• Cycle by cycle edge-triggered shutdown logic
• Matched propagation delay for both channels Packages
• Outputs in phase with inputs
Description
The 1R2110 is a high voltage, high speed power
MOSFET and IGBT driver with independen! high and
low side referenced output channels. Proprietary
HVIC and latch immune CMOS technologies enable
ruggedízed monolithic construction. Logic inputs are
compatible with standard CMOS or LSTTL outputs.
The output drivers feature a high pulse current buffer
stage designed for mínimum driver cross-conduc-
tion. Propagation delays are matched to simplify
use in high frequency applications. The floating
channel can be used to drive an N-channel power
MOSFET or IGBT in the high side configuration
which opérales up to 500 volts.
Typical Connection
uptoSOOV
"DO
HINo- 0 TO
SDo- LOAD
te r
CONTROL INTEGRATED CIRCUIT DESIGNERS' MANUAL B-25
International
IR2110 lORRectifier
Absoluto Máximum Ratings
Absotute Máximum Ratings indícate sustained limita beyond which damage to the device may occur.AII voltage parameters are
absoluto voltages referenced to COM.The Thermal Resistance and Power Dissipation ratings are measured under board
mounted and still alr conditions. Additional infbrmation is shown in Figures 28 through 35.
Parameter Valúe
Symbol Definition Min. Max. Units
VB Hígh Side Floating SuppIyVoltage -0.3 525
Vs High Side Floating Supply Offset \foltage V B -25 VB + 0.3
VHO High Side Floating OutputVoltage Vs-0.3 vB+o.3
VCG Low Side Flxed SuppIyVoltage -0.3 25
V
VLO Low Side OutputVbltage -0.3 Vcc + 0.3
VDD Logic SuppIyVoltage -0.3 VSs+ 25
Vss Logic Supply Offset Voltage Vcc-25 VCC + 0.3
MN Logic InputNfortage (HIN, LiN & SD) Vss -0.3 VDD + 0.3
dVg/dt AHowable Offset SuppIyVoltage Transient (Figure 2) — 50 V/ns
_
PO Rackage Power Dissipation @TA^ +25°C (14 Lead DIP) 1.6
(14LeadDIPw/oLead4) __ 1.5
W
(1 6 Lead DIP w/o Leads 5 & 6) — 1.6
(16LeadSOIC) — 1.25
ROJA Thermal Resistance, Junctlon to Ambient (14 Lead DIP) —. 75
__
(14LeadDIPw/oLead4) 85
°C/W
(16 Lead DIP w/o Leads 5 & 6) — 75
(16LeadSOIC) — 100
Tj JunctionTemp era ture — 150
TS Storage Temperatura -55 150 °C
TL LeadTemperature (Sddering, 10 seconds) 300
Recommended Operating Condftions

The Input/Output logic timing diagram is shown ín Figure 1. For proper operation the device should be used within the
recommended conditions.The Vs andVss°ffset ratings are tested wtth all supplies biased at 15V differential.Typical
ratings at other bias conditions are shown in Figures 36 and 37.
Parameter Value
Symbol Definition Min. Max. Units
VB High Side Floating Supply Absoluto Voltage VS-MO Vs + 20
vs High Side Ftoating Supply OffsetVfoltage Notel 500
VHO High Side Floating OutputVoltage vs VB
VCG Lew Side Ffxed SuppIyVoltage 10 20
V
VLO Low Side OutputWtage 0 VCG
VDD Logic SuppIyVoltage Vss + 5 Vss +20
Vss Logic Supply OffsetVoltage -5 5

VIN Logic InputVoltage (HIN, LIN & SD) Vss VDD
TA AmbientTemperature -40 125 °c
Note 1: Logic operational for Vs of -4 to +500V. Logic state held for Vs of -4V to -VBS-
B-26 CONTROL INTEGRATED CIRCUIT DESIGNERS' MANUAL
International
IQRRectifier IR2110
Dynamic Electrical Characteristics
VBIAS (Vcc. VBS. VDD) = 15V, CL = 1000 pF, TA = 25°C and Vss - COM unless otherwise speclfied.The dynamtc
electrical characteristics are measured using the test circuit shcwn in Figure 3.
Parameter Valué
Symbol Definition Figure Min. Typ. Max. Uníts Test Conditions
ton Turn-On Propagation Delay 7 — 120 150 Vs = ov
*off Tum-Off Propagation Delay 8 — 94 125 VS - 500V
Ud Shutdown Propagation Delay 9 — 110 140 VS = 500V
ns
tr Tum-On Rise Time 10 — 25 35
»f Tum-Off Faii Time 11 — 17 25
MT Delay Matching, HS & LS Turn-On/Off — — — 10 Figure 5
Static Electrical Characteristics

VBIAS (Vcc- VBS, VDD)= 15V, TA - 25°C and Vss = COM unless otherwise specified. The VIN, VTH and IIN parameters
are reterenced to Vss and are applicable to all three logic input leads: HIN, LIN and SD. The VQ and IQ parameters are
referenced to COM and are applicable to the respective output leads: HO or LO.
Parameter Valué
Symbol Definition Figure Min. Typ. Max. Units Test Conditions
__
v(H Logic "1" Input \feltage 12 9.5 «_
VIL Logic "0" Input Vbltage 13 — — 6.0
V
VOH High Leve! Output Nfoltage, VBIAS - VQ 14 — — 1.2 IO = OA
VOL Low Leve! Output \foltage, VQ 15 — — 0.1 IOÔA
ILK Offset Supply Leakage CurrenI 16 — — 50 VB = vs = 5oov
JQBS Quiescent VBS Supply Curren! 17 — 125 230 V|N = OVorV DD
IQCC Quiescent VCG Supply Current 18 — 180 340 VIN = ov or VDD
uA
IQDD Quiescent VDD Supply Current 19 — 15 30 V,N = OVorV DD
IIN+ Logic "1 " Input Bias Current 20 — 20 40 VIN = VDD
IIN- Logíc "0" Input Bias Current 21 — — 1.0 V,N = OV
VBSUV+ VBS Supply Undervoftage Positivo Going 22 7.5 8.6 9.7
Threshold
VBSUV- VBS Supply Undervoltage Negativa Going 23 7.0 8.2 9.4
Threshold
V
VCGUV+ VCG Supply Undervoltage Positivo Going 24 7.4 8.5 9.6
Threshold
Vccuv- Vcc Supply Undervoltage Negativo Going 25 7.0 8.2 9.4
Threshold
lo+ Output High Short Circuit Pulsed Current 26 2.0 2.5 ~~ VO = OV,VIN=VDD
PW<10us
A
lo- Output Low Short Circuit Pulsed Current 27 2.0 2.5 — Vo=15V,VfN = OV
PW£lOps
CONTKOL INTEGRATED ClRCUIT DESIGNERS' MANUAL B-27

International
IR2110 KJRRectifier
Functionai Block Diagram
HIN
COM
Lead Definítions
Le ad
Symbol Description
VDD Logic supply
HIN Logic input for high side gate driver output (HO] , in phase
SD Logic input for shutdown
LIN Logic input for low side gate driver output (LO), in phase
Vss Logic ground
VB High side floating supply
HO High side gate drive output
vs High side floating supply return
Vcc Low side supply
LO Low side gate drive output
COM Low side return
Lead Assignments
Cu JO cu 33
tu HO 23 DE HO 23 DS va 33 os VB n
CE VDD VB 33 DE VDD VB 33 nr VDD vs XI EL VDD vs 33
0£ HIN Vs u£3 DO HIN VS 33 m. HIN m. MIN L3
DI so 33 GE so 01 3D m SD n
m LIN Vcc
^3 DI UN VCC 3D Oí UN Vcc X! Gt UN VCC 33
m VSS COM
^
Di VSS COM XI D£ VSS COM XI m. Vga COM 13
m. /"^ U> 23 Dij Í*~V LO
^3
QE rf—fc LO XI m -~ LO X]
14 Lead DIP 14 Lead DIP w/o Lead 4 16 Lead DIP w/o Leads 4 & 5 16 Lead SOIC (Wide Body)
IR2110 IR2110-1 IR2110-2 IR2110S
Part Number
International
TORRectifier IR2110
Device Information
Process & Design Rule HVDCMOS4.0um
Transistor Count 220
Die Size 100X1 17X26 (mil)
Die Outlíne
• •r!pr" ij ¡"•j'j ll'H'j
.lili ?! ^m
^SaTSB
tal ilHÜ 1
1
•PiJiglraLL iafflfflfmfmflj
Thickness of Gate Oxide 800A

Connections Material Poly Silicon
First Width 4 pm
Layer Spacing 6 pm
Thickness 5000Á
Material Al* Si (Si: 1.0% ±0.1%)
Second Width 6pm
Layer Spacing 9 pm
Thickness 20.000A
Contact Hole Dimensión SprnX 8pm
Insulation Layer Material PSG (SiO2)
Thickness 1.6 pm
Passi vation M aterial PSG (SiO2)
(1) Thickness 1.5pm
Passivation Material Proprieta ry*
(2) Thickness Proprietary*
Method of Saw Full Cut
Method of Die Bond Ablebond 84 - 1
Wire Bond Method Thermo Sonic
Material Au(10mil / 1.3 mil)
Leadframe Material Cu
Die Área Ag
Lead Plating Pb : Sn (37 : 63)
Package Types 14 & 16 Lead PDIP / 16 Lead SOIC
Materials EME6300/MP150/MP190
Remarks: * Patent Pending
CONTKOL INTEGRATED CIRCUIT DESIGNERS' MANUAL B-29

International
IR2110 IQRRectifier
TfV
c,
HV-Wto500V
3f 'ion^ "»* 1
HIN
UN
OHO
SD
HO
n OU7WJT
10KF6X
>
>MV/r«
LO
HtF320
U
Figure 1. Input/Output Timing DIagram Figure 2. Floatfng Supply VoltageTranslentTest Circuit
VCC-KV
-Lio J_o.i Vp
~] f +
9 3 6 í-¡J 15V HIN 50% 50%
io_Tx__ í °VS
(QttfiOOV)
UN
\r • 1
11 1R2110 1 *on *off
IV,.
. J \J
~Tx— o, 90% 90%
13 2
HO
LO 7'10% 10%
Figure 3. Swltchlng Time Test Circuit Figure 4. Swftching Time Waveform Defínitlon
SD
LO/ /HO
50%
*sd
MT- MT
HO ^ _ 90%
90%
LO
L0\O
Figure 3. Shutdown Waveform Oefinltions Figure 6. Delay Matching Waveform Definltions
B-30 CONTROL INTEGRATED CIRCUIT DESIGNERS' AAANUAL

International
IQRRectifier IR2110
¡i 150
O 25 50 75 12 14 16 18
Temperature (°C) VDFAS Supply Voltage (V)
Figure 7A.Turn-On Time VS.Temperature Figure 7B.Turn-On Time vs. Voltage
,Í 150
O 25 50 75 100 125 12 14 16 18
Temperature (°C) VBIAS Supply Voltage (V)
Figure 8A. Turn-OffTime VS.Temperature Figure 8B.Turn-OffTime vs.Voltage
•I 150
o
-50 -25 O 25 50 75 100 125 O 12 14 16 18
Temperature (°C) VGIAS Supply Voltage (V)
Figure 9A. ShutdownTime VS.Temperature Figure 9B. ShutdownTime vs. Voltage

International
IR2110 TORRectifier
o
-50 -25 O 25 50 75 100 125 10 12 14 16 18
Ternperature (°C) VBIAS Supply Voltage (V)
Figure 10A.Turn-On RiseTime VS.Temperature Figure 10B.Turn-On Rise Time vs. Voltage
O 25 50 75 12 14 16 18
Temperatura (°C) VDIAS Supply Voltage (V)
Figure 11A.Turn-Off FalITime VS.Temperature Figure 11B.Turn-Off FalITime vs. Voltage
Mh
9.0
-50 -25 0 25 50 75 100 12 10 12.5 15 17.5

Temperatura (°C) ^DD Logic Supply Voltage (V)
Figure 12A. Logic "1" Input Threshold VS.Temperature Figure 12B. Logic "1" InputThreshold vs. Voltage

International
DGRRectifier IR2110
15.0 15.0
12.0 ' 12.0-

s £
1 U- 1 9.0
P
- 5_ ,„ - .^-"
M.-ix
É, 6.0
3.0 -
s ,.-""**''
-~ "^
Max ^ -
25 50 75 10 12.5 15 17.5
Temperatura (°C) 'DD Logic Supply Voltage (V)
Figure 13A. Logic "O" InputThreshold VS.Temperature Figure 13B. Logic "O"InputThreshold vs. Voltage
Figure 14A. High Level Output VS.Temperature Figure 14B. High Level Output vs. Voltage
-50 -25 O 25 50 75 100 125 5 7.5 10 12.5 15 17.5

Tamperature (°C) VCD Logte Supply Voitage (V)
Figure 15A. Low Level Output VS.Temperature Figure 15B. Low Level Output vs. Voltage

International
IR21 10 TORRectifier
500 -
S- 400 - <• 400 •
<3 300 • " 300 •
Q,
X
s*
___ -
o 100 •
, - -"*" Man.
Man.
---
-50 -25 O 25 50 75 100 125 o 100 200 300 400

Temperatura (°C) VB Boost Voltage (V)
Figure 16A. Offset Supply Current vs.Temperature Figure 16B. Offset Supply Current vs. Voltage
O 25 50 75 100 125 12 14 16 18
Ternperature (°C) VQS Ftoaling Supply Voltage (V)
Figure 17A.VBS Supply Current vs.Temperature Figure 17B.V*Bs Supply Current vs. Voltage
O
-50 -25 O 25 50 75 100 125 10 12 14 16 18
Temperature (°C) Vcc Fixed Supply Vottage (V)
Figure 18A.Vcc Supply Current vs.Temperature Figure 18B. Vcc Supply Current vs. Voltage
B-34 CONTROL INTEGRATED CIRCUIT DESIGNERS' AAANUAL

International
lORRectifier IR21 10
100 - 100 -
80 - 80 -
| 60-
o o
1 "0-
£
g
4°"
_ - - -- •
~~' _ - - -
_
Ma. __-- --"
MI. .__- - —
.
•——
5 7.5 10 12.5 15 17.5

VCD Logic Supply Voltage (V)
Figure 19A.VDD Supply Current vs.Temperature Figure 19B. VDD Supply Current vs. Voltage
o
O 25 50 75 100 125 5 7.5 10 12.5 15 17.5 '.
Temperatura (°C) VDD Logic Supply Voltage (V)
Figure 20A. Logic "1" Input Current vs.Temperature Figure 20B. Logic "1" Input Current vs. Voltage
O 25 50 75 100 125 5 7-5 10 12-5 15 17.5 ;

Temperalure (°C) VDD Logic Supply Voltage (V)
Figure 21A. Logic "O" Input Current vs.Temperature Figure 21B. Logic "O" Input Current vs. Voltage

International
IR21 10 TORRectifier
11.0 -
>, • — -™ " g
Hat
---
Max
| 9.0 •
Tyn_ .
Typ.
I 8.0 •
_ _ _ . - — ~~
rj
Mh ___ '--
--- —
> >
7.0 •
-50 -25 O 25 50 75 100 125

Temperature ¡°C)
Figure 22. VBS Undervoltage (+) vs. Temperature Figure 23. VBS Undervoltage (-) VS.Temperature
O 25 50 75
Temperature ( C C)
Figure 24.Vcc Undervoltage (•»•) VS.Temperature Figure 25. Vcc Undervoltage (-) VS.Temperature
Figure 26A. Output Source Current VS.Temperature Figure 26B. Output Source Current vs. Voltage

International
TORRectifier IR2110
0 25 50 75 100 125 10 12 14 16 18
Temperalure (°C) V B *s Supply Voltage (V)
Figure 27A. Output Sink Current vs. Temperatura Figure 27B. Output Sink Current vs. Voltage
i" 75
Frequency (Hz) Frequency (Hz)
Figure 28. IR21 10 Tj vs. Frequency (IRFBC20) Figure 29. IR2110Tj vs. Frequency (IRFBC30)
RGATE = 33Q,Vcc = 15V RGATE = 22fi,Vcc = 15V
320V 140V
/]
/ /
^ i i
f 75
*£
J2
5.
e
10°
-,c
75
'
';/ ¿
7^ r ^
/ / /
^ /, ¿
Í 50 -
x
?
l-£ ^ =:
1E+2 1E+3 1E+4 1E+5 1 1E+2 1E+3 1E+4 1E+5 1E

Figure 30. IR2110Tj vs. Frequency (IRFBC40) Figure 31. IR2110 Tj vs. Frequency (IRFPE50)
RGATE = 10fl,Vcc = 15V
CONTROL INTEGRATED CIRCUIT DESIGNERS' AAANUAL B-37
International
IR21 10 IQRRectífier
t 75
1E+2 1E+3 1E+4 1E+5 1E

Figure 32. 1R21 1 0S Tj vs. Frequency (IRFBC20) Figure 33. IR2110STjvs. Frequency (IRFBC30)
RGATE = 33íí,Vcc = 15V RGATE = 22fí,Vcc = 15V
E 75
Figure 34. IR2110STj vs. Frequency (IRFBC40) Figure 35. IR2110STj vs. Frequency (IRFPE50)
RGATE = 15Í1, Vcc = 15V RGATE = 1 0S2, Vcc = 1 5V
14 16 18 14 16
' ,
. : at ng Suppfy Voltage (V) Vcc F xed Supply Voltage (V)
Figure 36, Máximum Vs Negativo Offset vs. Figure 37. Máximum Vss Positive Offset vs.
VBS Supply Voltage Vcc Supply Voltage
.
U1F
14 RESET1
F1
U5
4068
Vcc
JJ1C
4049
U2A U2B U3A ?} U3B U3C U4A U4B U6

JJ1B
4012 \ 4012 \ 4023 \ 4023
4023 4023 4023 4068
4049
U1A
/ce Vcc i/ccVcc

-<lose
uo
QO
CLK Q1
01
Q2 . Q2
RST Q3 Q3
Q4 04
Q5
Q6
Q7
Q8 U7
Q9
Q10
RESET2
011 '4068
012 9
<. IR2
10
4040
Vcc
Tifie
GND CIRCUITO ELECTRÓNICO QUE GENERA F1
Brze Document Number
A PRA
PCB1
JULIO/2001 E. P. N.
IMPRESO DE PCB1
PLñNO: 2 E. I. E.
UISTA GENERAL
REU: P.R.fl. Diseío: E. Balarezo
•**.
•••
3n
J fl1 1 •
7
• TSi
JG
••
•
••Tin •
en
O
JULIO/2001 E. P. N.
IMPRESO DE PCB1
PLANO: 3 E. I. E.
UISTA SUPERIOR
REU: PRA Di seta: E. Balarezo
Jl
JULIO/2001 E. P. N.
IMPRESO DE PGB1
PLANO: E. I. E.
UISTA INFERIOR
REU: P.R.fl. Giselo: E, Balarezo
U1F
4049
U1E
F2
12
4049 U5
4068
Vcc
JJ1C
-4049
U2A 7) U2B U3A USB ü U3C 6 U4A U4B

JJ1B
4012 4012 4023 4023
4023 4023 4023
4049
JJ1A
j/cc
ose 4049
uo
00
>CLK Q1 Q1
Q2 02
RST Q3 03
Q4 04
Q5
06 4
Q7 13
Q8 12
Q9 14
Q10 15
011 1
Q12
4040
Tille
CIRCUITO ELECTRÓNICO QUE GENERA F2
Size Document Number
A
PCB2: F2
Dale: Wednesday, October 10.2001 jSheet 5 of 19
JULIO/2001 IMPRESO DE PCB2 E. P. N.
PLANO: 6 E. I. E.
UISTfi GENERñL
REU: PRfl Di sena: E. Balarezo
««•l Jf i•
*
i •.. * I
J i—===rp
• • «N
•
í
n
o
JULIO/2001
IMPRESO DE PCB2 E. P. N.
PLANO: 7 E. I. E.
UISTfi SUPERIOR
REU: PRñ Diseno: E. Balarezo
CN , , U U U
ü_ J^j U U U a a CN
-x" £—
-?• rv
o z> z> z>
¿C— 1—L.
JULIO/2001 E. P. N.
IMPRESO DE PCB2
PLANO: 8 E. I. E.
UISTñ INFERIOR
REU: PRfl Diseno: E. B a l a c e z o
LM7812
2.5 A + 12 Vdc
Vcc
Píe
FUENTE DE PODER Y OSCILADOR
Bize Document Number Rev
A PRA
PCB3
JULIO/2001
IMPRESO DE PCB3 E. P. N.
PLANO: 10 E. I. E.
UISTfi GENERAL
REU: PRfi Díseio: E. Balarezo
• 8
;:> o f;: ÍN
JULIO/2001 IMPRESO DE PCB3 E. P. NL
PLñNO: 11 E. I. E.
UISTA SUPERIOR
REU: PRfi Diselo: E. Balarezo
rr
JULIO/2001 E. P. N.
IMPRESO DE PCB3
PLANO: 12 E. I. E.
UISTñ INFERIOR
REU: PRA Díse±o: E. Balarezo
NOTA; La referencia de circuito (GND), esta al negativo de la fuente DC del
inversor. T!e CIRCUITO ORIVE DE POTENCIA
Size Document Number
A PCB4 EBP
3ate: Wednesdav, October 10, 2001 (Sheet 13 of 19
JULIO/2001 E. P. N.
IMPRESO DE PCB4
PLANO: H E. I. E.
UISTñ GENERAL
REU: PRfl Diseno: E. Balarezo
GEIID
JULIO/2001 E. P. N.
IMPRESO DE PCB4
PLANOs 15 E. I. E.
UISTñ SUPERIOR
REU: PRA Diseno: E. Balarezo
JULIO/2001 E. P. N.
IMPRESO DE PCB4
PLANO: le E. I. E.
UISTñ INFERIOR
REU: PRfl Di seno: E. Balar ezo
+ VC
DE PCB4
-ve
rae
CIRCUITO INVERSOR DE POTENCIA
Document Number
PCB5
•
t1 ,í m LD
•
_JU
|
l I' "-'
r-.
:\_ í
"TU
•
i? 0
Û
iC 1
-1 f y,,,,,,,,,/
ir f]
ii
•
/
-D
JULio/2001 APRESO DE PCB5 E ' p ° N'
PLflNO : Ití E. I. E.
UISTñ GEN roAi
t-KnL :
REU:
._.

Escuela Politécnica Nacional: "Diseño Y Construcción de Un Inversor Bifásico Con Igbt'S"

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Escuela Politécnica Nacional: "Diseño Y Construcción de Un Inversor Bifásico Con Igbt'S"

Cargado por

Copyright:

Formatos disponibles

ESCUELA POLITÉCNICA

"DISEÑO Y CONSTRUCCIÓN DE UN INVERSOR

PROYECTO PREVIO A LA OBTENCIÓN DEL TÍTULO DE INGENIERO

AUTOR: ANTONIO EDUARDO BALAREZO PESANTEZ

DIRECTOR: MASTER PABLO RIVERA A.

QUITO, SEPTIEMBRE 2001

Yo, Antonio Eduardo Balarezo Pesantez, declaro bajo juramento que el

A través de la presente declaración cedo mis derechos de propiedad

ANTONIO EDUARDO BALAREZO PESANTEZ

Certifico que el presente trabajo fue desarrollado por Antonio Eduardo

MASTER PABLO RIVERA A.

Agradezco al Departamento de Electrónica y Control de la

A mis Padres, mi familia y a mi hermana Susana.

1.1 Generalidades de inversores.

CAPÍTULO 2: DISEÑO DEL INVERSOR BIFÁSICO

CAPÍTULO 3: CONSTRUCCIÓN DE LAS TARJETAS DE CONTROL.

CAPÍTULO 4: PRUEBAS DE FUNCIONAMIENTO CON DIFERENTES

PLANOS DE LAS TARJETAS DE CONTROL:

CARACTERÍSTICAS TÉCNICAS DE LOS DISPOSITIVOS ELECTRÓNICOS:

El proyecto escrito inicia en el Capitulo 1 con el desarrollo de la teoría de

En el Capitulo 2 se trata el Diseño del Inversor Bifásico: Inicia con la obtención

El Capitulo 3 describe la Construcción del Inversor bifásico: Los métodos de

Al final se presenta la bibliografía y anexos en los que se detallan los Planos de

En este trabajo se realiza el diseño y construcción de un inversor bifásico. Este

El objetivo del proyecto es el diseño y construcción del inversor bifásico. El

Para la variación de frecuencia se dispone de dos alternativas que son:

Para los semiconductores de potencia se eligen los transistores de compuerta

TEMA: INVERSORES Y MÉTODOS DE CONTROL

1.1 GENERALIDADES DE INVERSORES.

AUMENTACIÓN DC FILTRO DE SALIDA

FIGURA No 1: ESQUEMA BÁSICO DE UN INVERSOR

«VERBOS MONOFA8KO NVKKSOA BIFÁSICO MVCRSOK TRIFAHCO

FIGURA No 2: TIPOS DE INVERSORES

INVERSOR A DOS WTVEL6S INVERSOR A TRES NFVBLE8

FIGURA No 3: INVERSORES A DOS Y TRES NIVELES

1.2 INVERSORES MONOFÁSICOS, BIFÁSICOS Y TRIFÁSICOS.

1.2.2 INVERSORES BIFÁSICOS:

FIGURA No 4: FORMA DE ONDA DEL SISTEMA BIFÁSICO

1.2.3 INVERSORES TRIFÁSICOS:

1.2.4 TÉCNICAS DE MODULACIÓN DE ANCHO DE PULSO.

Este tipo de semiconductores IGBT se diseñan especialmente para manejar cargas

El circuito fundamental básico del inversor bifásico es el indicado en la figura No. 7.

FIGURA No 7: ESQUEMA DEL INVERSOR BIFÁSICO

1.3 MÉTODO DE ELIMINACIÓN DE ARMÓNICOS POR

FIGURA No 8: FORMA DE ONDA DEL VOLTAJE

De la expresión para ei voltaje en esta forma de onda, se desarrolla en seríes de

COEFICIENTES DE an=2_ f(t) Cos 2nTlt dt

f(t) = ao + ^> a n Cos nt + b n Sen nt

Ve Cos 2mct dt •*• 2 Ve Cos 2mt dt + 2 Ve Cos2mt dt + 2_ Ve Cos2n7tt dt

n = 4 Ve Sen nal - Sen no2 +• Sen na3 para n IMPAR

4 Ve ( Sen ct1 - Sen ct2 + Sen a3) = Em

Sen a1 - Sen a2 + Sen a3 = K

La solución al sistema de ecuaciones origina el "Lugar geométrico" que se resuelve en

1.3.2 CALCULO DEL VOLTAJE:

Integrando la constante Ve en el periodo se tiene:

TEMA: DISEÑO DEL INVERSOR BIFÁSICO.

2.1 OBTENCIÓN DEL ANCHO DE PULSO NECESARIO PARA

2.1.1 CÁLCULO DE ÁNGULOS PARA ELIMINACIÓN DE ARMÓNICOS:

Si se eliminan n armónicos, se debe resolver un sistema de (n + 1) ecuaciones para n solamente

Estas ecuaciones trigonométricas no se resuelven fácilmente por simple sustitución, ya que no

(e1) Señal - Sena2 + Sena3 =K

a1 a2 a3 (e1) = K (e2) (e3)

2.1.2 LUGAR GEOMÉTRICO QUE SATISFACE EL SISTEMA PROPUESTO.