Fecha de la práctica: 6 de Septiembre de 2018 Grupo: 4
Nombres y apellidos Carné
Johana Katerine Jiménez Oquendo 1037640032 Carlos Acosta Cardona 1020479139
Informe: Decodificadores y codificadores binarios
1. Objetivos de la práctica Entender el funcionamiento del codificador BCD a siete segmentos. Ampliar el concepto de display 7 segmentos de ánodo y cátodo común. Diseñar un codificador haciendo uso del lenguaje VHDL
2. Marco lógico
Existen dos tipos de display de 7 segmentos, su principal diferencia es la
conexión que debemos implementar para encenderlos, estos dos tipos se conocen como Ánodo común y Cátodo común. En los 7 segmentos de Cátodo Común, el punto del circuito en común para todos los Led es el Cátodo (Gnd), cero volt, Mientras que el Ánodo común el punto de referencia es Vcc (5 volt). Teniendo en cuenta estas consideraciones la forma de encender los led debe realizase de diferente manera en función de que elemento tengamos (Ánodo o Cátodo común). Cada Led trabaja con tensiones y corrientes bajas por lo tanto se pueden conectar directamente a compuertas lógicas o pines de salida de un micro controlador, igualmente siempre es recomendable para aumentar la vida útil de los mismos, conectarle una resistencia en serie entre el pin de salida del micro controlador y el de entra del 7 segmentos, la intensidad lumínica en este caso dependerá del valor de la resistencia agregada. (Veloso, 2016) Figura 1. Display 7 segmentos cátodo y ánodo común (Conexión). En el laboratorio se trabaja con display de siete segmentos en conexión ánodo común, por lo cual se debe colocar un cero lógico a la salida del LED para poder mostrar el número o la letra; es decir, si se quiere representar el número 7, entrada 0111, a=0, b=0, c=0, d=1, e=1,f=1 y g=1.
3. Actividad previa
Llene la siguiente tabla de verdad para representar los dígitos (0 a 9) para el
resto de los casos los segmentos del display deben estar apagados. Recuerde que la FPGA que se usa es de ánodo común Tabla 1. Tabla de verdad para representar los dígitos (0-9) en ánodo común. Salidas No Entradas Ánodo común a b c d e f g 0 0000 0 0 0 0 0 0 1 1 0001 1 0 0 1 1 1 1 2 0010 0 0 1 0 0 1 0 3 0011 0 0 0 0 1 1 0 4 0100 1 0 0 1 1 0 0 5 0101 0 1 0 0 1 0 0 6 0110 0 1 0 0 0 0 0 7 0111 0 0 0 1 1 1 1 8 1000 0 0 0 0 0 0 0 9 1001 0 0 0 0 1 0 0 10 1010 1 1 1 1 1 1 1 11 1011 1 1 1 1 1 1 1 12 1100 1 1 1 1 1 1 1 13 1101 1 1 1 1 1 1 1 14 1110 1 1 1 1 1 1 1 15 1111 1 1 1 1 1 1 1
Haciendo uso de la herramienta online (http://www.32x8.com/) se simplifica la
función para cada LED y se obtiene: Para el LED a:
b:
c:
d: e:
f:
g:
4. Actividad
Programar e implementar las expresiones lógicas simplificadas de los mapas
de Karnaugh de cada LED del display en VHDL
Cree una tabla de verdad para la representación de los dígitos hexadecimales
(Tome la primera tabla de verdad como base) Tabla 2. Tabla de verdad para la representación de los dígitos hexadecimales en ánodo común. Salidas No Entradas Anodo comun a b c d e f g 0 0000 0 0 0 0 0 0 1 1 0001 1 0 0 1 1 1 1 2 0010 0 0 1 0 0 1 0 3 0011 0 0 0 0 1 1 0 4 0100 1 0 0 1 1 0 0 5 0101 0 1 0 0 1 0 0 6 0110 0 1 0 0 0 0 0 7 0111 0 0 0 1 1 1 1 8 1000 0 0 0 0 0 0 0 9 1001 0 0 0 0 1 0 0 A 1010 0 0 0 1 0 0 0 B 1011 1 1 0 0 0 0 0 C 1100 0 1 1 0 0 0 1 D 1101 1 0 0 0 0 1 0 E 1110 0 1 1 0 0 0 0 F 1111 0 1 1 1 0 0 0
Programar e implementar la tabla de verdad para representar los números
hexadecimales (0 a F) usando “When / Else” en VHDL. 5. Conclusiones