FACULTAD DE INGENIERÍA

ESCUELA DE INGENIERÍA ELECTRÓNICA

CURSO MICROONDAS
MULTIPLEXAJE POR CODIFICACIÓN DE PULSOS (PCM) Y
DIGITAL- JERARQUÍA DIGITAL PLESIOCRONA (PDH) Y
JERARQUÍA DIGITAL SÍNCRONA (SDH)
 MULTIPLEXAJE POR CODIFICACIÓN DE PULSOS (PCM) Y DIGITAL

Multiplexaje PCM : Conversión Análogo-Digital+ TDM

Multiplexaje Digital: Tiene entradas y salidas digitales

CODIFICADOR
SEÑAL MUESTREADOR CUANTIZADOR SEÑAL
CON
ANALÓGICA CON RETENCION DIGITAL
COMPRENSION

5
4
MUESTRADOR CUANTIFICADOR 3
2
1

1
CODIFICADOR

0
0 1 0 10 0 1 0 1 1

MODULACIÓN POR PULSOS CODIFICADOS

FIG. II.1 CONVERSION ANALOGA DIGITAL

 MULTIPLEXAJE PCM Y DIGITAL

Puerta de muestreo

Canal Codificador
Telefónico

Emisión de Código
PAM

FIG. II.2 CONVERSION ANALOGA DIGITAL

 MULTIPLEXAJE A NIVEL PAM

Canal 1
Te Te

Te
n
Canal 2
Te Te

Te
n
Canal n

Te Te
t

Señal
PAM

t
 Compuertas de muestreo

Canal Nº 1 Hilos de cableado

Canal Nº 2

Codificador
St
único

Canal Nº n

Cp

MULTIPLEXAJE PCM A NIVEL DE PAM

 Ruido impulsivo
Señal
PAM

t
Tierra 6
N º2 º2
1
º1
6
al n N 1
an n al n al ln º1 º6
ln 1
C Ca Ca ana ana l nº
C C
C ana Hacia el
2
n a l nº codificador
Ca nº 3
C nal
Ca
Parásita 4
n a l nº
Ca 5
n a l nº
Ca
 VENTAJAS DESVENTAJAS

· Codificador rápido
Simplicidad de realización · Introducción de ruido
MULTIPLEXAJE
(Codificación única) impulsivo
A NIVEL DE
· Diafonía leve entre vías
PAM
Una medición única para adyacentes
verificar la calidad de la · Posibilidad de que un
codificación solo canal perturbe a
todos los demás
 MULTIPLEXAJE A NIVEL DE CÓDIGO

Canal Nº 1 CODIFICA
DOR

Canal Nº 2 CODIFICA
DOR

Multiplexador
integrado Sc

Canal Nº n CODIFICA
DOR

Direccionamiento

MULTIPLEXAJE A NIVEL DE CODIGO

 Compuertas de muestreo

Canal Nº CODIFI
1 CADOR

Canal Nº CODIFI
2 CADOR

Multiplexador
integrado Compresor
Numérico

Canal CODIFI
Nº n CADOR

MULTIPLEXAJE PCM A NIVEL DE CODIGO

 VENTAJAS DESVENTAJAS

· Codificador rápido
Simplicidad de realización · Introducción de ruido
MULTIPLEXAJE
(Codificación única) impulsivo
A NIVEL DE
· Diafonía leve entre vías
CODIGO
Una medición única para adyacentes
verificar la calidad de la · Posibilidad de que un
codificación solo canal perturbe a
todos los demás
Salida del T´e
codificador
Nº1

S A BG WX Y Z S A BGWX Y Z t

Te
Salida del n
Te
codificador
Nº2

S A BG WX Y Z S A BGWX Y Z
t
Salida del
codificador Nº n Te Te
n
S A B C WX Y Z S A B C WX Y Z

Tren Binario

S A B C WX Y Z S A B C WX Y Z S A B C WX Y Z S A B C WX Y Z S A B C WX Y Z S A B C WX Y Z S A B C WX Y Z

Canal Nº n Canal Nº 1 Canal Nº 2 Canal Nº n Canal Nº 1 Canal Nº 2

 SISTEMAS DE MULTIPLEXAJE ESTANDARIZADO
JERARQUÍA DIGITAL PLESIOCRONA (PDH)
Trama Te =125 μs

IT 0 IT 1 IT 2 IT 15 IT 16 IT 17 IT 31

Canal Canal Canal Canal Canal

telef. telef. telef. telef. telef.
Nº 1 Nº 2 Nº 15 Nº 16 Nº 30
IT 16- TRAMAS 1 AL15
IT 0- TRAMAS PARES
A B A B
Cn1 Cn1 0 1 Cn1 Cn1 0 1
X 0 0 1 1 0 1 1
N N N + 15 N + 15
Señal de alineación de trama (AT) Señalización de canales 1 Señalización de canales
al 15 16 al 30

IT 0- TRAMAS IMPARES IT 16- TRAMA 0

X 1 Al Y Y Y Y Y 0 0 0 0 Y Al Y Y

Señal de Servicio Alineación de multitrama (AMT)

X: bit reservado para uso internacional

Y: bit reservado para uso nacional
Al: bit para la transmisión de alarma

ESTRUCTURA DE TRAMA DEL SISTEMA EUROPEO

 125μ 2 ms
s
Intervalos
de trama 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

125μ
s

Intervalos
de campo 1 1 1 2 2 2 2 2 2 3 3
0 1 2 3 4 5 6 7 8 9 10 11 12 13
4 5
16 17
8
19
0 1 2
23
4
25
6
27 28
9 0 1

Estos dígitos son invertidos

antes de ser transmitidos para
Intervalos
de dígito
incrementar el contenido de
1 2 3 4 5 6 7 8 temporización en la condición
de canal en reposo

Polaridad del
dígito
Estructura de trama y de multitrama de un sistema PCM 30+2.
ESTRUCTURA DE MULTITRAMA DEL SISTEMA EUROPEO
 Canal Canal …… Canal Canal
Telefónico Telefónico …… Telefónico Telefónico
1 2 …… 23 24

1 2 3 4 5 6 7 8
5.2 μ seg.
Bit Adicional Numeración de los bits
1 bit + 24.8 bits= 193 bits
125 μs

Estructura de la trama del sistema de transmisión PCM24

Canal 1 Canal 2 … Canal 24

Cuadros núms.
6, 12,18, 24,... 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 ... 1 2 3 4 5 6 7 8 F

Bits de Bits de Bits de

información información información
Bits de
Bits de encuadramiento
señalización

Cuadro núm. 1 2 3 4 5 6 7

Canal 1 Canal 2 … Canal 24

Todos los
cuadros excepto 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 ... 1 2 3 4 5 6 7 8 F
6,12, 18, 24, …..

Bits de Bits de Bits de

información información información
Bits de
Formato de señalización de sistema T-1
encuadramiento

ESTRUCTURA DE TRAMA DEL SISTEMA AMERICANO

 Pulso de
sincronización
TS1
LP F
MUESTRA

Alarma Distante
ALMACÉN (Del RX)
TSO

2.048 Mbit/s
A Salida
LP F
Ruta de HDB3
MUESTRA Codificador D
Datos CODIFICADOR
I

Ruta común
PAM
LP F Pulso de
MUESTRA Pulso de sincronización TS TS
sincronización
TS3

UNIDAD DE AUTO C/O

Pulso de SINCRONIZACIÓN
sincronización
64 Mbit/s del
ALMACÉN TS19
DATA cliente
EOP ELÁSTICO EXT

RELOJ
Pulso de 2.048 Mbit/s
sincronización
BIG TS16 TS18 DEL RX
TARJETA TARJETA

Ruta del Transmisor

 Pulso de
sincronización
TS1
LP F
PUERTA

DETECTOR
TSO

2.048 Mbit/s
A Salida
LP F
Ruta de HDB3
PUERTA Codificador D
Datos CODIFICADOR
I

Ruta común
PAM
LP F Pulso de
PUERTA Pulso de sincronización
sincronización TS1 TS2
TS3

UNIDAD DE Recuperación
Pulso de SINCRONIZACIÓN del reloj
sincronización
64 Mbit/s del
ALMACÉN TS19
DATA cliente
EOP ELÁSTICO

Pulso de
sincronización
BIG TS16 TS18
TARJETA TARJETA

Ruta del Receptor

Circuitos Equipos Equipo
Vocales Múltiplex Múltiplex
PCM 30 Digital
1
. BF
30 MIC
1 Sistema de Transmisión con
. BF 8.448 ± 10-5 Kbits/s
30 MIC Sistema de
Transmisión
con 2.048 ± 5
x 10-5 Kbit/s
1 cada uno
. BF
30 MIC
1
.
BF
MIC
30
1
. BF
30 MIC
1
.
BF
MIC
30

1
. BF
30 MIC
1
. BF
30 MIC

Entrelazado de cuatro sistemas de transmisión de 30 circuitos vocales

cada uno, formando otro de 120 circuitos (cortesía Siemens).
 JERARQUÍA DIGITAL EUROPEA (CEPT)

CH1
CH2 Tren de Bitios E1
MUX PCM 2.048 Mbps
E1
CH30

E11 Agregado
E12 Tren de Bitios E2
MUX DIG
E13 E2 8.448 Mbps
E14

E21 Agregado
E22 Tren de Bitios E3
MUX DIG
E23 E3 34.368 Mbps
E24

E31 Agregado
E32 Tren de Bitios E4
MUX DIG
E33 E4 139.268 Mbps
E34

E41 Agregado
E42 Tren de Bitios E5
MUX DIG
E43 E5 564.992 Mbps
E44
 JERARQUÍA DIGITAL AMERICANA (BELL)

CH1
CH2 Tren de Bitios T1
MUX PCM 1.544 Mbps
T1 (DS1)
CH24

T11 Agregado
T12 Tren de Bitios T2
MUX DIG
T13 T2 (DS2) 6.312 Mbps
T14

T21 Agregado
T22
T23 MUX DIG Tren de Bitios T3
T24 44.736 Mbps
T25 T3 (DS3)
T26
T27

T31 Agregado
T32
T33 MUX DIG Tren de Bitios T4
T34 T4 (DS4) 274.176 Mbps
T35
T36
 JERARQUÍA DIGITAL JAPONESA

CH1
CH2 Tren de Bitios T1
MUX PCM 1.544 Mbps
T1
CH24

T11
Agregado
T12 Tren de Bitios T2
MUX DIG
T13 T2 6.312 Mbps
T14

T21 Agregado
T22
MUX DIG Tren de Bitios T3
T23 T3 32.064 Mbps
T24
T25

Agregado
T31
MUX DIG Tren de Bitios T4
T32 97.728 Mbps
T4
T33

T41 Agregado
T42 MUX DIG Tren de Bitios T5
T43 T5 397.2 Mbps
T44
 ORDEN JERARQUICO
PAIS
0 1 2 3 4 5

1 x 24 24 x4 96 x5 480 x3 1440 x4 5760

JAPON 1.544 Mbit/s
(NTT) 6.312 Mbit/s 32.064 Mbit/s
64 Kbit/s (G711, G712, 97.728 Mbit/s 397.2 Mbit/s
(G741, G743) (G752)
G733)
1 x 24 24 x4 96 x7 672 x6 4032
EEUU Y
1.544 Mbit/s
CANADA 6.312 Mbit/s 44.736 Mbit/s
64 Kbit/s (G711, G712, 274.176 Mbit/s
(G741, G743) (G752)
G733)

1 x 30 30 x4 120 x4 480 x4 1920 x4 5680

EUROPA 2.048 Mbit/s
8.448 Mbit/s 34.368 Mbit/s 139.264 Mbit/s
64 Kbit/s (G711, G712, 564.992 Mbit/s
(G741, G742) (G751) (G751)
G733)

NOTA: El dígito en el circulo significa el número equivalente de canales teléfonicos

El dígito entre paréntesis significa la Recomendación del CCITT
 INTERCAMBIO

E/M EX
NS710 NS700
MUX SEÑAL A MUTIPLEXER VF

TX
PCM

MUX DIGITAL DE ALTO INTERCAMBIO

ETL

ORDEN

RADIO T/R

señalizacion N5710
(Alternativo)
Linea de Cable PCM

Linea de Radio PCM

N5700 VF y el multiplexor de
Conexión entre el Multiplexor RADIO T/R

MUX DIGITAL DE ALTO

LINEA TERMINAL
ORDEN
TX
RX
PCM

PCM

RX
64K

NS710 NS700
MUX SEÑAL A MUTIPLEXER VF
RX
64K
M

E
4W R
4W S

INTERCAMBIO
E/M EX
 TRAMA DE SEGUNDO ORDEN
Recomendación G 742

NÚMERO DE USO ORDEN TOTAL DE BITS

SEGMENTO BITS

1 10 Señal de alineamiento de trama 1111010000 10

2 2 Dígitos de servicio AX 12

Bloques de las muestras de los

3 200 T1 T2 T3 T4 212
tributarios

Bits de control de justificación

4 4 T1 T2 T3 T4 216
(1)

Bloques de las muestras de los

5 208 T1 T2 T3 T4 424
tributarios

Bits de control de justificación

6 4 T1 T2 T3 T4 428
(2)

Bloques de las muestras de los

7 208 T1 T2 T3 T4 636
tributarios

Bits de control de justificación

8 4 T1 T2 T3 T4 640
(3)

9 4 Bits de justificación / bits reales T1 T2 T3 T4 644

Bloques de las muestras de los

10 204 T1 T2 T3 T4 848
tributarios
 TRAMA DE TERCER ORDEN
Recomendación G 751

SEGMENTO NÚMERO DE USO ORDEN TOTAL DE BITS

BITS

1 10 Señal de alineamiento de trama 1111010000 10

2 2 Digitos de servicio AX 12

Bloques de las muestras de los

3 372 T1 T2 T3 T4 384
tributarios

4 4 Bits de control de justificación (1) T1 T2 T3 T4 388

Bloques de las muestras de los

5 380 T1 T2 T3 T4 768
tributarios

6 4 Bits de control de justificación (2) T1 T2 T3 T4 772

Bloques de las muestras de los

7 380 T1 T2 T3 T4 1152
tributarios

8 4 Bits de control de justificación (3) T1 T2 T3 T4 1156

9 4 Bits de justificación / bits reales T1 T2 T3 T4 1160

Bloques de las muestras de los

10 376 T1 T2 T3 T4 1536
tributarios
 TRAMA DE CUARTO ORDEN
Recomendación G 751

SEGMENTO NÚMERO USO ORDEN TOTAL DE BITS

DE BITS

1 12 Señal de alineamiento de trama 1111010000 12

2 4 Digitos de servicio AX 16

Bloques de las muestras de los

3 472 T1 T2 T3 T4 488
tributarios

4 4 Bits de control de justificación (1) T1 T2 T3 T4 492

Bloques de las muestras de los

5 484 T1 T2 T3 T4 976
tributarios

6 4 Bits de control de justificación (2) T1 T2 T3 T4 980

Bloques de las muestras de los

7 484 T1 T2 T3 T4 1464
tributarios

9 4 Bits de control de justificación (3) T1 T2 T3 T4 1468

Bloques de las muestras de los

10 484 T1 T2 T3 T4 1952
tributarios

11 4 Bits de control de justificación (4) T1 T2 T3 T4 1956

Bloques de las muestras de los

12 484 T1 T2 T3 T4 2440
tributarios

13 4 Bits de control de justificación (5) T1 T2 T3 T4 2444

14 4 Bits de justificación / bits reales T1 T2 T3 T4 2448

Bloques de las muestras de los

15 480 T1 T2 T3 T4 2928
tributarios
 Intervalo de tiempo
disponible para bits de stuff
TRAMA DE MULTIPLEXOR DE T2 (ver nota 1)

M1 48 BITS DE C 11 48 BITS DE F0 48 BITS DE C 12 48 BITS DE C 13 48 BITS DE F1 1 2 3 4

DATOS DATOS DATOS DATOS DATOS

M1 SUBTRAMA

M2 C 21 F0 C 22 C 23 F1 1 2 3 4

M2 SUBTRAMA

M3 C 31 F0 C 32 C 33 F1 1 2 3 4

M3 SUBTRAMA

M4 C 41 F0 C 42 C 43 F1 1 2 3 4

M4 SUBTRAMA

F0= 0, F1 = 1's señal de alineamiento de trama

M1M2M3M4 = 011X is la señal de alineamiento de multitrama, donde X puede ser usado como digito para
alarma de servicio.

Ci1 Ci2 Ci3 es la palabra de indicación de stuff para la entrada i.

Donde 000 indica no se ha realizado stuff.

111 indica que se ha realizado stuff.

NOTA: El intervalo de tiempo disponible para la entrada de stuff i es el primer intervalo que
sigue al bit F1 en la M trama i- ésima
 LIMITACIONES DE LA PDH

• Estandarización Parcial
• Dificultad de inserción/Extracción de Afluentes
• Capacidad para Gestión de Red Limitada
 CH 20

1. Diseñar el plan de multiplexaje PDH

para una empresa cuya Oficina Principal
CH 500
tiene 500 anexos y en las sucursales CH 1

Tr30

Tr31

Tr61
Tr60

Tr90
Tr1
Oficina 1 tiene 300 y en la Oficina 2 tiene
100 anexos. Asuma que la relación entre MUX 1 MUX 2 MUX 3
PCM PCM PCM
anexos y troncales para las centrales es E1 E1 E1
aproximadamente de 5 a 1 Tributario 1 Tributario 2

Tx MUX Tx
Tributario 3
Rx Rx
E2
8Mbps Tributario 4 2Mbps

OFICINA PRINCIPAL

Tr1

Tr2
MUX 2Mbps Tx
PCM Rx
E1
8Mbps
Tr30 Tx
CH Rx
1 2Mbps MUX
2Mbps Tr1 CH 1
CH 2
E2
MUX Tr2 CH 2
PCM
CH
300 Tr1 Tributario 4 E1
MUX Tr30 CH 30
Tr2
PCM Tributario 3 RED CORPORATIVA
E1
Tr30
OFICINA 2

OFICINA 1
 ESTANDARIZACIÓN PARCIAL

• 3 Jerarquías: Europea, Japonesa y Americana

• Interfaces de Altas Tasas de Bit no
Estandarizadas
• Interfaces Ópticas no Estandarizadas
• Interfaces de Gestión no Estandarizadas
DIFICULTAD DE INSERCIÓN/ EXTRACCIÓN DE
AFLUENTES

• La PDH es adecuada para Aplicaciones Punto-

a-Punto
• La Estructura de Trama no facilita la
Inserción/Extracción de Afluentes
 JERARQUÍA DIGITAL PLESIÓCRONA (PDH)
EUROPEA

64 kbit/s
1
PCM
. DE 2048 kbit/s
. 1er 1 PCM
2 DE 8448 kbit/s
30 ORDEN 1 PCM
3 2do 2 DE 34368 kbit/s
ORDEN 1 PCM
4 3 3er 2 DE 139264 kbit/s
4 ORDEN 4to
3
4 ORDEN

Fig. 1
INTERFACES DE ALTAS TASAS NO
ESTANDARIZADAS

2M SÍ
8M SÍ
34M SÍ
140M SÍ
565M NO
 ENLACE PUNTO A PUNTO

2048 8448 34368 139264

kbit/s kbit/s kbit/s kbit/s

1 1
. .
.
.
1 1 .
.

4 4
Enlace Vía
Microondas

1 1
. .
.
.
2 2 .
.

4 4

1 1
. .
.
.
3 3 .
.

4 4
Enlace con Fibra
Óptica
1 1
. .
.
.
4 4 .
.

4 4

Fig. 2
 INSERCIÓN Y EXTRACCIÓN DE AFLUENTES

140 Mbit/s 34 Mbit/s 140 Mbit/s

EQUIPO PCM DE PCM DE EQUIPO

DE DE
LÍNEA
4to ORDEN 4to ORDEN LÍNEA

34 Mbit/s 34 Mbit/s

8 Mbit/s

PCM DE PCM DE
3er ORDEN 3er ORDEN

8 Mbit/s 8 Mbit/s

2 Mbit/s

PCM DE PCM DE
2do ORDEN 2do ORDEN

2 Mbit/s

Fig. 3
 ESTRUCTURA DE TRAMA 8.448 kbit/s

548 BITS ( 100.38 us)

A B C D
212 BITS 212 BITS 212 BITS 212 BITS

12 BITS 200 BITS 4 BITS 208 BITS 4 BITS 208 BITS 4 BITS 208 BITS

1 2 3 4 1 2 3 4 1 2 3 4 1 2 3 4 1 2 3 4

AFLUENTE AFLUENTE AFLUENTE AFLUENTE

D1 D2 D3 D4

PALABRAS DE CONTROL BITS DE OPORTUNIDAD

DE JUSTIFICACIÓN (*) DE JUSTIFICACIÓN
F1 F2 F3

1 1 1 1 0 1 0 0 0 0 H1 H2
(*) AVISO DE JUSTIFICACIÓN, POR AFLUENTE - D1=D2=D3=1
PALABRA DE ALINEACIÓN
DE TRAMA (*) AVISO DE NO JUSTIFICACIÓN, POR AFLUENTE - D1=D2=D3=0

BITS DE SERVICIO

Fig. 4
 GESTIÓN EN 8448 kbit/s

• Bit H1: Alarma remoto

• Bit H2: Bit reservado para uso nacional
• Tasa: 1 = 9.996 kbit/s
100.38 us
 ESTRUCTURA DE MULTIPLEXACIÓN
2Mbit/s A 140Mbit/s

140Mbit/s X4 34Mbit/s X4 8Mbit/s X4 2Mbit/s

JUSTIFICACIÓN
(MAPEO)

MULTIPLEXACIÓN

ALINEACIÓN
(OVERHEAD)

Fig. 5
JERARQUÍA DIGITAL SÍNCRONA
(SDH)
 CARACTERÍSTICAS DE LA SDH

COMPATIBILIDAD CON LA PDH

• INTERFACES DE LA PDH EUROPEA
» 2 Mbit/s
» 32 Mbit/s
» 140 Mbit/s
• INTERFACES DE LA PDH AMERICANA Y JAPONESA
INTERFACES
• ATM
• FDDI
• VIDEO
• DQDB
 CARACTERÍSTICAS DE LA SDH

COMPATIBILIDAD TRANSVERSAL
(AMBIENTE MULTI-PROVEEDOR)

ESTANDARIZACIÓN TOTAL
• TASAS DE BIT
• ESTRUCTURA DE TRAMA
• ESTRUCTURA DE MULTIPLEXACIÓN
• INTERFACES DE LÍNEA ÓPTICA
• INTERFACES DE GESTIÓN
• INTERFACES DE TEMPORIZACIÓN
• PROTECCIÓN DE RED
• FUNCIONALIDAD DEL EQUIPO
 CARACTERÍSTICAS DE LA SDH

Permite la implementación de arquitecturas más

eficientes y flexibles.

• Inserción/Extracción
• Transconexión
• Protección
• Sincronización de Red
 CARACTERÍSTICAS DE LA SDH
GESTIÓN

– 5% DE LA CAPACIDAD RESERVADA PARA

GESTIÓN DE RED
– MONITORIZACIÓN DE LA CALIDAD DEL
SERVICIO DESDE LA ENTRADA EN LA RED
SDH HASTA LA SALIDA EN OPERACIÓN
 LO QUE LA SHD TRAE DE NUEVO

RED PDH RED SDH

ESTANDARIZACIÓN PARCIAL TOTAL/MUNDIAL

TRANSCONEXIÓN E
TRANSMISIÓN PUNTO A PUNTO
INSERCIÓN/EXTRACCIÓN

GESTIÓN BAJA CAPACIDAD ALTA CAPACIDAD

 RECOMENDACIONES BÁSICAS DE UIT-T

G.70X – Especifica o “Network Node Interface” – NNI.

G.871 – Estructura de las recomendaciones G.781,

G.782 y G.783 y las operaciones en ellas
incluidas.

G.782 – Visión general de las características de los

equipos síncronos a través de bloques
funcionales.

G.783 – Descripción completa de los equipos

funcionales.

G.784 – Gestión de Red para SDH.

 RECOMENDACIONES BÁSICAS DE UIT-T

G.957 – Interfaces ópticas.

G.958 – Sistemas de Línea Óptica para la SDH.

G.803 – Arquitecturas de las redes de transmisión

basadas en la SDH.

G.81S – Características de relojes subordinados para

operación en equipos SDH.

G.773 – Protocolos de interfaz Q.

G.774 – Modelo de información para gestión de la SDH.

R750 e R751 – Radio síncrono.

 “NETWORK NODE INTERFACE” (NNI)

Tasas de bit.
Estructura de multiplexación.
Estructura de trama.
Bytes de overhead.
Punteros.
Mapa (“Mapping”).
 NIVELES JERÁRQUICOS
SDH – UIT – T
SONET – ANSI

SONET TASAS (Mbit/s) SDH

OC - 1 51,840 ---
OC – 3 155,520 STM-1
OC - 9 466,560 ---
OC – 12 622,080 STM-4
OC – 18 933,120 ---
OC – 24 1244,160 ---
OC - 36 1866,320 ---
OC - 48 2488,320 STM-16
 TASAS DE BIT
(EUROPEA)

NIVEL SDH TASAS (kbit/s) DESIGNACIÓN

1 155,520 STM-1

4 622.080 STM-4

16 2488.320 STM-16
 ESTRUCTURA DE MULTIPLEXACIÓN
UIT - T

139,264 Mbit/s
C-4
AU-4 VC-4
X1
X3

X1
XN TU-3 VC-3
STM-N AUG TUG-3

44,376 Mbit/s
X3 C-3
AU-3 VC-3 34,368 Mbit/s

X7
X1 6,312 Mbit/s
TU-2 VC-2 C-2
X7

2,048 Mbit/s
X3 VC-12 C-12
TUG-2 TU-12
X4

1,544 Mbit/s
TU-11 VC-11 C-11

LEYENDA
MAPEO
C - CONTAINER
VC – VIRTUAL CONTAINER
ALINEACIÓN TU – TRIBUTARY UNIT
PROCESAMIENTO DE TUG – TRIBUTARY UNIT GROUP
PUNTERO
AUG – ADMINISTRATIVE UNIT
STM – SYNCHRONOUS TRANSPORT MODULE
MULTIPLEXACIÓN C - CONTAINER

Fig. 6
 ESTRUCTURA DE MULTIPLEXACIÓN
2Mbit/s, 34Mbit/s Y 140Mbit/s EN VC-4

139,264 Mbit/s
C-4

XN X1 X1 34,368 Mbit/s
STM-N AUG AU-4 VC-4 TU-3 VC-3 C-3
TUG-3
X3
X7 X3 2,048 Mbit/s
TUG-2 TU-12 VC-12 C-12

MAPEO

MULTIPLEXACIÓN

ALINEACIÓN
PROCESAMIENTO DE
PUNTERO

Fig. 7
 ESTRUCTURA DE TRAMA STM-N
(N = 1,4 a 16)

COLUMNAS

1 9XN 270XN
1 1

RSOH
3
L
Í
AUG N
5
E
A
S
MSOH

9 9

Fig. 8
CARACTERÍSTICAS DE LA TRAMA STM-N

DURACIÓN DE LA TRAMA: 125 us

CAPACIDAD DE TRANSMISIÓN DE CADA

BYTE:

8 bits = 64 kbits/s
125 us
 ESTRUCTURA DE MULTIPLEXACIÓN

139,264 Mbit/s
C-4

XN X1 X1 34,368 Mbit/s
STM-N AUG AU-4 VC-4 TU-3 VC-3 C-3
TUG-3
X3
X7 X3 2,048 Mbit/s
TUG-2 TU-12 VC-12 C-12

MAPEO

MULTIPLEXACIÓN

ALINEACIÓN
PROCESAMIENTO DE
PUNTERO

Fig. 9
 STM – 1 COM 140Mbit/s

STM - 1

RSOH AU - 4

VC - 4

C-4
MSOH PTR
P
O
H

140 Mbit/s

Fig. 10
 ESTRUCTURA DE MULTIPLEXACIÓN

139,264 Mbit/s
C-4

XN X1 X1 34,368 Mbit/s
STM-N AUG AU-4 VC-4 TU-3 VC-3 C-3
TUG-3
X3
X7 X3 2,048 Mbit/s
TUG-2 TU-12 VC-12 C-12

MAPEO

MULTIPLEXACIÓN

ALINEACIÓN
PROCESAMIENTO DE
PUNTERO

Fig. 11
 STM – 1 COM 34 Mbit/s

STM - 1

RSOH AU - 4

VC - 4

TU-3
MSOH PTR
P
O PTR
H

VC - 3

POH

C-3

34
Mbit/s

Fig. 12
 ESTRUCTURA DE MULTIPLEXACIÓN

139,264 Mbit/s
C-4

XN X1 X1 34,368 Mbit/s
STM-N AUG AU-4 VC-4 TU-3 VC-3 C-3
TUG-3
X3
X7 X3 2,048 Mbit/s
TUG-2 TU-12 VC-12 C-12

MAPEO

MULTIPLEXACIÓN

ALINEACIÓN
PROCESAMIENTO DE
PUNTERO

Fig. 13
 STM – 1 COM 2 Mbit/s

STM - 1

RSOH AU - 4

VC - 4

MSOH PTR
P
O T
U PTR
H
-
1
2
V
C
- POH
1
2

C - 12
2
Mbit/s

Fig. 14
 ESTRUCTURA DE MULTIPLEXACIÓN

139,264 Mbit/s
C-4

X4 X1 X1 34,368 Mbit/s
STM-N AUG AU-4 VC-4 TU-3 VC-3 C-3
TUG-3
X3
X7 X3 2,048 Mbit/s
TUG-2 TU-12 VC-12 C-12

MAPEO

MULTIPLEXACIÓN

ALINEACIÓN
PROCESAMIENTO DE
PUNTERO

Fig. 15
 STM – 4 COM 4 x 4 Mbit/s
STM - 4

AU - 4
RSOH

VC - 4

MSOH
C-4
PTR

P
O
H

140
Mbit/s

Fig. 16
MUCHAS GRACIAS.