Arquitectura de Computadoras (Ing.

Electrónica) 11/12/2020

Segundo Examen Parcial. Nombre del alumno: ___________________________________________________.

1. Diseñar, utilizando la técnica de “expansión de código de operación”, los formatos de las instrucciones de
un procesador con 8 registros de propósito general que permita codificar las siguientes instrucciones de
32 bits:
a. 12 instrucciones de 3 operandos
i. Dos operandos, accesados con direccionamiento absoluto o indirecto con memoria
ii. Un operando, accesado con direccionamiento directo a registro o indirecto con
registro
b. 150 instrucciones de 2 operandos
i. Un operando, accesado con direccionamiento absoluto o indirecto con memoria
ii. Un operando, accesado con direccionamiento directo a registro o indirecto con
registro
c. 30 instrucciones de 0 operandos

Nota: La memoria que el procesador puede accesar es de 2k localidades

2. Sea un procesador con palabras de 32 bits y 16 registros de 32 bits. De estos registros el primero es el PC
y el segundo el apuntador a pila, los demás son de propósito general. Además,
a. La memoria es de 256 M-palabras
b. El juego de instrucciones de esta máquina se reduce a dos instrucciones ortogonales:
Move origen, destino
Add destino, operando1, operando2
c. Los modos de direccionamiento permitidos son: inmediato, directo a registro, directo a
memoria, relativo a registro, indirecto a datos con pre y pos decremento e incremento y el
indirecto con memoria.

Se pide diseñar los formatos de instrucción del procesador descrito.

3. Implemente el hardware que implica la siguiente proposición: 𝑅𝑓 ← 𝑅𝑑1∎𝑅𝑑2, donde:

a. 𝑅𝑓, 𝑅𝑑1 y 𝑅𝑑2 pueden ser cualquiera de 4 posibles registro: 𝐴, 𝐵, 𝐶 y 𝐷.
b. ∎ indica una operación, la cual puede ser “+” o “−“.
c. De acuerdo con el hardware involucrado, indique el valor de las señales de control que
ejecutan las siguientes microoperaciones:
i. 𝐴 ← 𝐷 − 𝐵
ii. 𝐶 ← 𝐶 + 𝐶