Mediads
Mediads
ARQUITECTURA
DE
COMPUTADORAS
22-10-2020
0
ÍNDICE
INTRODUCCIÓN .............................................................................................................................. 3
OBJETIVOS ...................................................................................................................................... 4
MARCO TEÓRICO .......................................................................................................................... 5
Unidad1.- Arquitecturas de cómputo ........................................................................................ 5
1.1 Modelos de arquitecturas de cómputo ..................................................................... 6
1.1.1 Clásicas..................................................................................................................... 6
1.1.2 Segmentadas ........................................................................................................... 7
1.1.3 De multiprocesamiento ......................................................................................... 8
1.2 Análisis de los componentes ...................................................................................... 9
1.2.1 CPU ............................................................................................................................ 9
1.2.1.1 Arquitecturas ....................................................................................................... 9
1.2.1.2 Tipos .................................................................................................................... 10
1.2.1.3 Características .................................................................................................. 10
1.2.1.4 Funcionamiento (ALU, unidad de control, Registros y buses internos)
10
1.2.2 Memoria .................................................................................................................. 11
1.2.2.1 Conceptos básicos del manejo de la memoria ........................................ 11
1.2.2.2 Memoria principal semiconductora ............................................................. 12
1.2.2.3 Memoria cache .................................................................................................. 12
1.2.3 Manejo de la entrada/salida ............................................................................... 12
1.2.3.1 Módulos de entrada/salida ............................................................................. 13
1.2.3.2 Entrada/salida programada ........................................................................... 13
1.2.3.3 Entrada/salida mediante interrupciones .................................................... 13
1.2.3.4 Acceso directo a memoria ............................................................................. 14
1.2.3.5 Canales y procesadores de entrada/salida ............................................... 15
1.2.4 Buses ....................................................................................................................... 16
1.2.4.1 Tipos de buses .................................................................................................. 16
1.2.4.2 Estructura de los buses.................................................................................. 17
1.2.4.3 Jerarquías de buses ........................................................................................ 17
1.2.5. Interrupciones ............................................................................................................ 19
CONCLUSIÓN ................................................................................................................................ 20
Discusión ........................................................................................................................................... 20
22 de octubre de 2020 1
Bibliografía ........................................................................................................................................ 20
22 de octubre de 2020 2
INTRODUCCIÓN
La arquitectura de computadoras es el diseño conceptual y la estructura operacional
fundamental de un sistema que conforma una computadora. Es decir, es un modelo
y una descripción funcional de los requerimientos y las implementaciones de diseño
para varias partes de una computadora, con especial interés en la forma en que la
unidad central de proceso (CPU) trabaja internamente y accede a las direcciones
de memoria.
La arquitectura de una computadora explica la situación de sus componentes y
permite determinar las posibilidades de un sistema informático, con una
determinada configuración, pueda realizar las operaciones para las que se va a
utilizar. La arquitectura básica de cualquier ordenador completo está formado por
solo 5 componentes básicos: procesador, memoria RAM, disco duro, dispositivos
de entrada/salida y software.
22 de octubre de 2020 3
OBJETIVOS
22 de octubre de 2020 4
MARCO TEÓRICO
22 de octubre de 2020 5
arquitectura de computadoras Las estaciones de trabajo con dos o
represente un próspero e interesante más CPU han estado en el mercado
campo de estudio. Además de lo desde hace tiempo, y ahora surgen las
anterior, se encuentran las fuerzas computadoras personales con
opositoras de innovación y múltiples CPU. El procesamiento
compatibilidad con las inversiones en paralelo se ve ampliamente como la
habilidades, sistemas y aplicaciones. clave para superar los límites de
La arquitectura de computadoras no rendimiento y confiabilidad dictados
es sólo para diseñadores de por las leyes físicas y las restricciones
computadoras; incluso los simples en los procesos de fabricación para
usuarios se benefician de un firme circuitos integrados.
asidero de las ideas centrales y de una
1.1.1 Clásicas
apreciación de los conceptos más
avanzados en este campo.
Estas arquitecturas se desarrollaron
en las primeras computadoras
electromecánicas y de tubos de
vacío. Hay dos arquitecturas distintas
1.1 Modelos de arquitecturas de relacionadas con el uso y distribución
cómputo de la memoria: Arquitectura de Von
Neumman y Arquitectura Harvard.
Von Neumann describió el
fundamento de todo ordenador 1,- Arquitectura de Von Neumann:
electrónico con programas Tradicionalmente los sistemas con
almacenados. Describía, a diferencia microprocesadores se basan en esta
de como pasaba anteriormente, cómo arquitectura, en la cual la unidad central
podía funcionar un ordenador con sus de proceso (CPU), está conectada a una
unidades conectadas memoria principal única (casi siempre
permanentemente y su sólo RAM) donde se guardan las
instrucciones del programa y los datos. A
funcionamiento estuviera coordinado
dicha memoria se accede a través de un
desde la unidad de control (la CPU).
sistema de buses único (control,
Aunque la tecnología ha avanzado direcciones y datos).
mucho y aumentado la complejidad de
la arquitectura inicial, la base de su En un sistema con arquitectura Von
funcionamiento es la misma y Neumann el tamaño de la unidad de datos
o instrucciones está fijado por el ancho del
probablemente lo seguirá siendo
bus que comunica la memoria con la CPU.
durante mucho tiempo.
Así un microprocesador de 8 bits con un
Muchas formas de procesamiento bus de 8 bits, tendrá que manejar datos e
concurrente ya están en uso incluso instrucciones de una o más unidades de 8
en las computadoras de bajo perfil. bits (bytes) de longitud. Si tiene que
acceder a una instrucción o dato de más
Cualquier sistema con periféricos o
de un byte de longitud, tendrá que realizar
interfaz de red ya tiene múltiples más de un acceso a la memoria.
procesadores cooperando.
22 de octubre de 2020 6
El tener un único bus hace que el 1.1.2 Segmentadas
microprocesador sea más lento en su
respuesta, ya que no puede buscar en Las arquitecturas segmentadas o con
memoria una nueva instrucción mientras segmentación del cauce buscan
no finalicen las transferencias de datos de mejorar el desempeño realizando
la instrucción anterior.
paralelamente varias etapas del ciclo
de instrucción al mismo tiempo.
2.- Arquitectura Harvard: Este modelo,
que utilizan los Microcontroladores PIC,
tiene la unidad central de proceso (CPU) Generalidades
conectada a dos memorias (una con las
instrucciones y otra con los datos) por • Un ciclo de instrucción (también
medio de dos buses diferentes.
llamado ciclo de fetch-and-
Una de las memorias contiene solamente execute o ciclo de fetch-
las instrucciones del programa (Memoria decode-execute en inglés) es el
de Programa), y la otra sólo almacena período que tarda la unidad
datos (Memoria de Datos). central de proceso (CPU) en
Ambos buses son totalmente ejecutar una instrucción de
independientes lo que permite que la CPU lenguaje máquina.
pueda acceder de forma independiente y
• Comprende una secuencia de
simultánea a la memoria de datos y a la
de instrucciones. Como los buses son
acciones determinada que
independientes estos pueden tener debe llevar a cabo la CPU para
distintos contenidos en la misma dirección ejecutar cada instrucción en un
y también distinta longitud. programa.
También la longitud de los datos y las • Cada instrucción del juego de
instrucciones puede ser distinta, lo que instrucciones de una CPU
optimiza el uso de la memoria en general. puede requerir diferente
Para un procesador de Set de número de ciclos de instrucción
Instrucciones Reducido, o RISC para su ejecución.
(Reduced Instrucción Set Computer), el • Un ciclo de instrucción está
set de instrucciones y el bus de memoria
formado por uno o más ciclos
de programa pueden diseñarse de tal
manera que todas las instrucciones
máquina.
tengan una sola posición de memoria de
programa de longitud. ¿Qué es la segmentación o
Además, al ser los buses independientes, pipelining?
la CPU puede acceder a los datos para
La segmentación (pipelining)es una
completar la ejecución de una instrucción,
y al mismo tiempo leer la siguiente técnica de implementación por la cual
instrucción a ejecutar. se solapa la ejecución de múltiples
instrucciones. Hoy día, la
segmentación es la técnica de
22 de octubre de 2020 7
implementación clave utilizada para • Las caches pueden disminuir el
hacer CPU rápidas. tráfico del bus y los protocolos
de coherencia pueden
La segmentación es como una línea
mantener caché y memoria
de ensamblaje: cada etapa de la
consistente.
segmentación completa una parte de
la instrucción. Como en una línea de El tráfico por procesador y el ancho de
ensamblaje de automóviles, el trabajo banda del bus determinan el número
que va a realizar en una instrucción se de procesadores en dicho
descompone en partes más multiprocesador.
pequeñas, cada una de las cuales
Un reloj del sistema reside en la tarjeta
necesita una fracción del tiempo
madre. Éste envía una señal a todos
necesario para completar la
los componentes de la computadora
instrucción completa. Cada uno de
en ritmo, como un metrónomo.
estos pasos se define como etapa de
Generalmente, este ritmo se genera
la segmentación o segmento. Las
como una onda cuadrada, como la
etapas están conectadas, cada una a
siguiente:
la siguiente, para formar una especie
de cauce las instrucciones se entran • Cada onda en esta señal mide
por un extremo, son procesadas a un ciclo de reloj.
través de las etapas y salen por el otro
• Si el reloj del sistema funciona
extremo.
a 100MHZ, esto significa que
hay 100 millones de ciclos del
1.1.3 De multiprocesamiento reloj en un segundo.
• Cada acción en la computadora
Cuando se desea incrementar el se marca con un tiempo
desempeño más allá de lo que permite mediante estos ciclos del reloj y
la técnica de segmentación del cauce para realizarse, cada acción
(límite teórico de una instrucción por toma cierto número de ciclos
ciclo de reloj), se requiere utilizar más del reloj.
de un procesador para la ejecución del
programa de aplicación. • Cuando se procesa una
solicitud de la memoria, por
El alto rendimiento y bajo coste de los ejemplo, el controlador de la
microprocesadores inspiraron un memoria puede informar al
renovado interés en los procesador que los datos
multiprocesadores en los años requeridos llegarán en seis
ochenta. Varios microprocesadores se ciclos de reloj. Es posible que el
pueden colocar sobre un bus común CPU y otros dispositivos
porque: funcionen más rápido o más
• Son mucho más pequeños que lento que el reloj del sistema.
los procesadores multichip,
22 de octubre de 2020 8
1.2 Análisis de los componentes de instrucciones (RISC, por sus siglas
en ingles). Esta escuela pretende
Es un sistema compuesto de cinco aplicar un enfoque totalmente distinto
elementos diferenciados: una CPU al tradicional hasta entonces, que
(unidad central de Procesamiento), paso a conocerse como
dispositivo de entrada, dispositivos de computadoras de conjunto complejo
almacenamiento, dispositivos de de instrucciones (CISC) para
salida y una red de comunicaciones, diferenciarla de la nueva tendencia.
denominada bus, que enlaza todos los
La tendencia tradicional, representada
elementos del sistema y conecta a
por las arquitecturas CISC (Complex
éste con el mundo exterior.
Instruction Set Computers) se
caracterizan por tener un número
amplio de instrucciones y modos de
direccionamiento. Se implementan
1.2.1 CPU
instrucciones especiales que realizan
funciones complejas, de manera que
La Unidad Central de Procesamiento
un programador puede encontrar con
controla el funcionamiento de los
seguridad, una instrucción especial
elementos de un computador. Desde
que realiza en hardware la función que
que el sistema es alimentado por una
el necesita. El número de registros del
corriente, este no deja de procesar
CPU es limitado, ya que las
información hasta que se corta dicha
compuertas lógicas del circuito
alimentación. La CPU es la parte más
integrado se emplean para
importante del procesador, debido a
implementar las secuencias de control
que es utilizado para realizar todas las
de estas instrucciones especiales.
operaciones y cálculos del
computador. Al investigar las tendencias en la
escritura de software científico y
1.2.1.1 Arquitecturas
comercial al inicio de los 80, ya se
pudo observar que en general ya no se
Además de las arquitecturas clásicas
programaba mucho en ensamblador,
mencionadas anteriormente, en la
sino en lenguajes de alto nivel, tales
actualidad han aparecido
como C. Los compiladores de
arquitecturas híbridas entre la Von
lenguajes de alto nivel no hacían uso
Newman y la Harvard, buscando
de las instrucciones especiales
conservar la flexibilidad, pero
implementadas en los procesadores
mejorando el rendimiento.
CISC, por lo que resultaba un
Uno de los cambios más importante de desperdicio de recursos emplear las
los últimos años en diseño de las compuertas del circuito de esta forma.
computadoras se dio durante los años Por lo anterior, se decidió que era
1980s, con la aparición de la corriente mejor emplear estos recursos en
de diseño conocida como hacer que las pocas instrucciones que
computadoras de conjunto reducido realmente empleaban los
22 de octubre de 2020 9
compiladores se ejecutaran lo más considerar al escoger un CPU para
rápidamente posible. Así surgió la usarlo en una aplicación, son:
escuela de diseño RISC (Reduced
• Modelo del programador
Instruction Set Computers) donde solo
(Conjunto de registros que el
se cuenta con unas pocas
programador puede utilizar),
instrucciones y modos de
forman el modelo mental del
direccionamiento, pero se busca
CPU que el programador utiliza
implementarlos de forma muy eficiente
al programar en ensamblador.
y que todas las instrucciones trabajen
con todos los modos de • Conjunto de instrucciones que
direccionamiento. Además, se puede ejecutar el CPU
observó que una de las tareas que • Modos de direccionamiento
tomaban más tiempo en ejecutarse en que pueden usarse para
lenguajes de alto nivel, era el pasar los obtener los operandos de las
parámetros a las subrutinas a través instrucciones.
de la pila. • Ciclo de instrucción (el conjunto
de pasos que realiza el CPU
Como la forma más rápida de hacer para procesar cada instrucción)
este paso es por medio de registros • Buses de interconexión,
del CPU, se buscó dotarlo con un usados para que el CPU lea y
amplio número de registros, a través escriba a la memoria y a los
de los cuales se pueden pasar dichos dispositivos de
parámetros. • entrada y salida.
22 de octubre de 2020 10
el CPU. Las instrucciones son códigos
Unidad de Control (UC): La unidad binarios interpretados por la unidad de
de control se encarga de leer de la control, los datos de igual manera se
memoria las instrucciones que debe almacenan de forma binaria.
de ejecutar y de secuenciar el acceso
Las diversas tecnologías de
a los datos y operaciones a realizar
almacenamiento, dependen del
por la unidad de proceso. La UC
tiempo de acceso a los datos; por lo
genera las señales de control que
tanto se realiza un diseño jerárquico
establecen el flujo de datos en todo el
de la memoria del sistema para que
computador e interno en la CPU. Una
esta pueda acceder rápidamente a los
instrucción no es más que una
datos. El principio de que sea más
combinación de unos y ceros. Consta
rápida la memoria haciendo que tenga
de un código de operaciones binarias
velocidades similares al CPU, sirve
para ejecutar la instrucción, la UC la
para diseñar el sistema de memoria.
almacena en un registro especial,
Se considera como una matriz de
interpreta su código de operación y
celdas en la que la memoria puede
ejecuta la secuencia de acciones
acceder a los datos aleatoriamente.
adecuada, en pocas palabras
decodifica la instrucción.
Registros: el almacenamiento de los 1.2.2.1 Conceptos básicos del
resultados a la ejecución de las manejo de la memoria
instrucciones en la memoria principal
podría ser lento y excesivamente La memoria principal es el dispositivo
tendría muchos datos en el sistema de que, en la arquitectura Von Neumann,
interconexión con la memoria, con lo almacena las instrucciones y los datos
que el rendimiento bajaría. De la de los programas en ejecución. Esta
misma manera también se almacenan visión tan clara de la memoria es
en registros internos la configuración susceptible sin embargo de muchas
interna del CPU o la información confusiones debido,
durante la última operación de la ALU. fundamentalmente, a dos razones.
Por una parte, porque la memoria es
Buses internos. Los buses internos
un dispositivo de almacenamiento al
de una computadora transmiten
igual que los discos duros, aunque
direcciones, datos y señales de control
estos sean almacenamiento
entre el microprocesador, la memoria
secundario. Por otra parte, porque la
caché, la memoria SRAM, la memoria
memoria ha sido, desde el origen de
DRAM, las unidades de disco, las
los ordenadores, un recurso escaso
ranuras de expansión y otros
por su precio y lento en comparación
dispositivos internos.
con la velocidad del procesador, lo que
1.2.2 Memoria ha llevado a concebir sistemas
complejos de uso de la memoria que
En la memoria se almacena el añaden confusión a la terminología y
programa y los datos que va a ejecutar los conceptos.
22 de octubre de 2020 11
mantiene copias de los datos e
instrucciones de memoria principal
que están siendo accedidos por el
1.2.2.2 Memoria principal
procesador con mayor frecuencia.
semiconductora
Cuando el procesador debe acceder a
un dato o instrucción que no se
La memoria principal es el dispositivo
encuentra en la caché, copia de la
que almacena las instrucciones y los
memoria principal no solo lo que
datos de los programas en ejecución,
necesita, sino toda la información
con los que trabaja el procesador. A
cercana, que previsiblemente
través de su bus, el procesador genera
necesitará en breve. Mediante esta
accesos de lectura o escritura a los
técnica, y con tasas de acierto en la
que la memoria responde entregando
caché superiores al 90 %, se consigue
o recibiendo datos.
una máxima del diseño de la jerarquía
La memoria es una colección de memoria: que la velocidad de todo
ordenada de recursos de el sistema de memoria sea
almacenamiento, de manera que cada comparable a la del elemento más
uno de ellos está identificado por su rápido, en este caso la memoria
dirección. Cuando se realiza una caché, y el tamaño al del elemento
lectura, la memoria entrega el dato más abundante, en este caso la
que tiene almacenado en la dirección memoria principal.
que se le haya indicado. En caso de
una escritura, la memoria guarda el
dato que se le suministra en la 1.2.3 Manejo de la entrada/salida
dirección que se le haya
proporcionado. Para aproximar este La entrada/salida es el componente de
modelo sencillo de la memoria a la un ordenador que se encarga de
realidad, basta con definir qué datos permitir su interacción con el mundo
almacena la memoria. En los sistemas exterior. Si un ordenador no dispusiera
actuales, y no es previsible que de entrada/salida, sería totalmente
cambie en años, el elemento básico de inútil, con independencia de la
almacenamiento en memoria es el potencia de su procesador y la
byte. De esta manera, cada dirección cantidad de memoria, pues no podría
de memoria se asocia con un byte y la realizar ninguna tarea que debiera
unidad mínima de lectura o escritura manifestarse fuera de sus circuitos
en memoria es el byte. electrónicos. De la misma forma que
se justifica su necesidad, se explica la
variedad de la entrada/salida y de ahí
su problemática: el mundo exterior,
1.2.2.3 Memoria cache lejos de ser de la misma naturaleza
electrónica que los circuitos del
Esta memoria, que funciona a la ordenador, se caracteriza por su
misma velocidad que el procesador, variedad y rápida evolución. La
22 de octubre de 2020 12
entrada/salida debe ser capaz de cambios en los dispositivos que se
relacionarse con este mundo diverso relacionan con el exterior, dado que su
y, a la vez, con los dispositivos función consiste en ello. No es éste,
electrónicos del ordenador. sin embargo, el caso general. En un
ejemplo como el utilizado en capítulos
anteriores, en que el ordenador está
imprimiendo textos del usuario, no
1.2.3.1 Módulos de
parece razonable que aquél quede
entrada/salida
bloqueado esperando respuestas —
señales de que el trabajo en curso ha
En primer término hablaremos de los
terminado o indicaciones de error— de
dispositivos de entrada, que como su
la impresora. Estamos más bien
nombre lo indica, sirven para introducir
acostumbrados a seguir realizando
datos (información) a la computadora
cualquier otra actividad con el
para su proceso. Los datos se leen de
ordenador mientras la impresora va
los dispositivos de entrada y se
terminando hoja tras hoja sin percibir
almacenan en la memoria central o
apenas disminución en el rendimiento
interna.
del sistema. Así pues, el aspecto
Los dispositivos de entrada convierten fundamental de la gestión de la
la información en señales eléctricas entrada/salida, que intenta en lo
que se almacenan en la memoria posible evitar que el procesador preste
central. Los dispositivos de entrada atención al dispositivo mientras no sea
típicos son los teclados, otros son: necesario, es la sincronización. Se
lápices ópticos, palancas de mando pretende que el procesador y los
(joystick), CD-ROM, discos compactos dispositivos se sincronicen de tal
(CD), etc. Hoy en día es muy frecuente modo que aquél solo les preste
que el usuario utilice un dispositivo de atención cuando hay alguna actividad
entrada llamado ratón que mueve un que realizar —recoger datos si ya se
puntero electrónico sobre una pantalla han obtenido, enviar nuevos datos si
que facilita la interacción usuario- se han consumido los anteriores,
máquina. solucionar algún error o avisar al
usuario de ello.
1.2.3.2 Entrada/salida
1.2.3.3 Entrada/salida
programada
mediante interrupciones
Si un ordenador está ejecutando un
El problema con E/S programada es
solo programa y el flujo de ejecución
que el CPU tiene que esperar un
depende de las operaciones de
tiempo considerable a que el módulo
entrada/salida, esto no supondría un
de E/S en cuestión esté preparado
gran problema. El procesador puede
para recibir o transmitir los datos. El
esperar a que se vayan produciendo
22 de octubre de 2020 13
CPU debe estar comprobando tabla que contiene una entrada por
continuamente el estado del módulo cada dispositivo de E/S (Tabla de
de E/S. Se degrada el desempeño del Estado de Dispositivos).
sistema.
La ventaja de este tipo de E/S es el
Una alternativa es que el CPU tras incremento de la eficiencia del
enviar una orden de E/S continúe sistema. Mientras se lleva a cabo E/S,
realizando algún trabajo útil. El módulo el CPU puede ser usado para procesar
de E/S interrumpirá al CPU para o para planificar otras E/S. Como la
solicitar su servicio cuando esté E/S puede ser bastante lenta
preparado para intercambiar datos. El comparada con la velocidad del CPU,
CPU ejecuta la transferencia de datos el sistema hace un mejor uso de las
y después continúa con el facilidades.
procesamiento previo.
Se pueden distinguir dos tipos: E/S
síncrona y E/S asíncrona:
1.2.3.4 Acceso directo a
E/S Síncrona: cuando la operación de memoria
E/S finaliza, el control es retornado al
proceso que la generó. La espera por El acceso directo a memoria (DMA, del
E/S se lleva a cabo por medio de una inglés direct memory access) permite
instrucción wait que coloca al CPU en a cierto tipo de componentes de una
un estado ocioso hasta que ocurre otra computadora acceder a la memoria
interrupción. Aquellas máquinas que del sistema para leer o escribir
no tienen esta instrucción utilizan un independientemente de la unidad
loop. Este loop continua hasta que central de procesamiento (CPU)
ocurre una interrupción transfiriendo el principal. Muchos sistemas hardware
control a otra parte del sistema de utilizan DMA, incluyendo
operación. Sólo se atiende una controladores de unidades de disco,
solicitud de E/S por vez. El sistema de tarjetas gráficas y tarjetas de sonido.
operación conoce exactamente que DMA es una característica esencial en
dispositivo está interrumpiendo. Esta todos los ordenadores modernos, ya
alternativa excluye procesamiento que permite a dispositivos de
simultáneo de E/S. diferentes velocidades comunicarse
sin someter a la CPU a una carga
E/S Asíncrona: retorna al programa
masiva de interrupciones.
usuario sin esperar que la operación
de E/S finalice. Se necesita una Una transferencia DMA consiste
llamada al sistema que le permita al principalmente en copiar un bloque de
usuario esperar por la finalización de memoria de un dispositivo a otro. En
E/S (si es requerido). También es lugar de que la CPU inicie la
necesario llevar un control de las transferencia, la transferencia se lleva
distintas solicitudes de E/S. Para ello a cabo por el controlador DMA. Un
el sistema de operación utiliza una ejemplo típico es mover un bloque de
22 de octubre de 2020 14
memoria desde una memoria externa de este punto el controlador de E/S
a una interna más rápida. Tal realiza toda la operación sin que la
operación no ocupa al procesador y, UCP tenga que ejecutar ningún otro
por ende, éste puede efectuar otras programa. La UCP y el controlador de
tareas. Las transferencias DMA son E/S interaccionan sólo cuando la UCP
esenciales para aumentar el debe dar el control del bus del sistema
rendimiento de aplicaciones que al controlador de E/S, como respuesta
requieran muchos recursos. a una petición de este último. Este tipo
de capacidad es lo que se conoce
Cabe destacar que, aunque no se
como Acceso Directo a Memoria
necesite a la CPU para la transacción
(DMA).
de datos, sí se necesita el bus del
sistema (tanto bus de datos como bus La mayoría de los computadores de
de direcciones), por lo que existen hoy día tienen la posibilidad de
diferentes estrategias para regular su interrupción y de DMA. Un controlador
uso, permitiendo así que no quede de DMA posee un control parcial de la
totalmente acaparado por el operación de E/S. La UCP puede
controlador DMA. liberarse totalmente si se introduce en
el computador un Procesador de E/S
El acceso directo a memoria es
(PE/S) o canal. Análogamente al
simplemente eso, un acceso a
DMA, el PE/S tiene acceso a la
memoria que se crea al particionar la
memoria principal y puede interrumpir
memoria en bloques del mismo
a la UCP, sin embargo, puede emplear
tamaño.
un repertorio de instrucciones
diferentes del de la UCP (ya que está
orientado a operaciones de E/S).
1.2.3.5 Canales y
procesadores de CANALES
entrada/salida
El canal de E/S es una extensión del
concepto de DMA. Un canal de E/S
DMA
tiene la capacidad de ejecutar
Con un incremento moderado de la instrucciones de E/S, lo que da un
lógica asociada con el periférico se control total sobre las operaciones de
puede lograr transferir un bloque de E/S.
información a o desde la memoria
principal sin la intervención directa de
LAS INSTRUCCIONES
la UCP. Esto requiere que los
periféricos o los controladores de E/S De E/S se almacenan en la memoria
sean capaces de generar direcciones principal y serán ejecutadas por un
de memoria y transferir datos a o procesador de propósito específico en
desde el bus del sistema. La UCP es el mismo canal de E/S.
todavía la responsable de iniciar la
transferencia de cada bloque. A partir
22 de octubre de 2020 15
1.2.4 Buses una frecuencia moderada y es igual al
ancho de los datos por la frecuencia
Un bus representa un conector que de funcionamiento. En los
vincula múltiples fuentes y sumideros computadores ha sido usado de
de datos. La ventaja principal de la manera intensiva, desde el bus del
conectividad basada en bus es que, procesador, los buses de discos
teóricamente, permite cualquier duros, tarjetas de expansión y de
número de unidades para comunicar vídeo, hasta las impresoras.
entre ellos mismos, y cada unidad
Diagrama de un Bus Backplane
requiere sólo un puerto de entrada y
como extensión del bus de
otro de salida. Lo anterior minimiza
procesador.
alambrear o cablear y permite la
flexibilidad de sumar nuevas unidades El front-side bus de los procesadores
con cambio o perturbación mínimos. Intel es un bus de este tipo y como
Sin embargo, prácticamente existe un cualquier bus presenta unas funciones
límite superior al número de unidades en líneas dedicadas: Las líneas de
que pueden compartir un solo bus; dirección son las encargadas de
dicho límite depende de la tecnología indicar la posición de memoria o el
y rapidez del bus. dispositivo con el que se desea
establecer comunicación.
Un bus usualmente consta de un haz
de líneas de control, un conjunto de Las líneas de control son las
líneas de dirección y varias líneas de encargadas de enviar señales de
datos. Las líneas de control portan arbitraje entre los dispositivos. Entre
muchas señales necesarias para las más importantes están las líneas
controlar las transferencias de bus, los de interrupción, DMA y los indicadores
dispositivos conectados al bus y los de estado. Las líneas de datos
protocolos de handshaking asociados. transmiten los bits de forma aleatoria
Las líneas de dirección portan de manera que por lo general un bus
información acerca de la fuente o tiene un ancho que es potencia de 2.
destino de datos (localidad de
memoria o dispositivo I/O). Un bus paralelo tiene conexiones
físicas complejas, pero la lógica es
sencilla, que lo hace útil en sistemas
con poco poder de cómputo. En los
primeros microcomputadores, el bus
1.2.4.1 Tipos de buses
era simplemente la extensión del bus
del procesador y los demás integrados
Bus paralelo
"escuchan" la línea de direcciones, en
Es un bus en el cual los datos son espera de recibir instrucciones. En el
enviados por bytes al mismo tiempo, PC IBM original, el diseño del bus fue
con la ayuda de varias líneas que determinante a la hora de elegir un
tienen funciones fijas. La cantidad de procesador con I/O de 8 bits (Intel
datos enviada es bastante grande con 8088), sobre uno de 16 (el 8086),
22 de octubre de 2020 16
porque era posible usar hardware
diseñado para otros procesadores, Bus de Datos
abaratando el producto.
El bus de datos es el medio por el que
se transmite la instrucción o dato
Bus serial apuntado por el bus de direcciones.
En este los datos son enviados, bit a Es usado para realizar el intercambio
bit y se reconstruyen por medio de de instrucciones y datos tanto
registros o rutinas de software. Está internamente, entre los diferentes
formado por pocos conductores y su componentes del sistema informático,
ancho de banda depende de la como externamente, entre el sistema
frecuencia. Es usado desde hace informático y los diferentes
menos de 10 años en buses para subsistemas periféricos que se
discos duros, unidades de estado encuentran en el exterior.
sólido, tarjetas de expansión y para el
Una de las características principales
bus del procesador.
de una computadora es el número de
1.2.4.2 Estructura de los bits que puede transferir el bus de
buses datos (16, 32, 64, etc.). Cuanto mayor
sea este número, mayor será la
En una unidad central de sistema cantidad de información que se puede
típica el bus se subdivide en tres manejar al mismo tiempo.
buses o grupos de líneas.
Bus de Control
Bus de Direcciones
Es un número variable de líneas a
Es un canal de comunicaciones través de las que se controlan las
constituido por líneas que apuntan a la unidades complementarias.
dirección de memoria que ocupa o va
El número de líneas de control
a ocupar la información a tratar.
dependerá directamente de la
Una vez direccionada la posición, la cantidad que pueda soportar el tipo de
información, almacenada en la CPU utilizada y de su capacidad de
memoria hasta ese momento, pasará direccionamiento de información.
a la CPU a través del bus de datos.
Para determinar la cantidad de
1.2.4.3 Jerarquías de buses
memoria directamente accesible por la
CPU, hay que tener en cuenta el
Dependiendo del diseño y la
número de líneas que integran el bus
tecnología que se utilice para construir
de direcciones, ya que cuanto mayor
el bus de una microcomputadora se
sea el número de líneas, mayor será la
pueden distinguir tres arquitecturas
cantidad de direcciones y, por tanto,
diferentes:
de memoria a manejar por el sistema
informático.
22 de octubre de 2020 17
mejor gestión de los recursos
La Arquitectura ISA conectados al canal gracias a un
control denominado busmaster.
La Arquitectura ISA (Industry Standard
Architecture en inglés) es la
arquitectura con que se construyó el Arquitectura EISA
bus de los microcomputadores AT de
IBM. Esta arquitectura se adoptó por
todos los fabricantes de La Arquitectura EISA (Extended
microcomputadoras compatibles y, en Industry Standard Architecture en
general, está basada en el modelo de inglés) surge como una mejora del
tres buses explicado anteriormente. estándar ISA por parte de un grupo de
Su tecnología es antigua, ya que se empresas fabricantes de
diseñó a principios de la década de los microcomputadoras compatibles. La
80, lo que provoca una gran lentitud, velocidad del bus aumenta, así como
debido a su velocidad de 8 la posibilidad de manejo de datos,
megahercios y una anchura de sólo 16 llegándose a los 32 bits en paralelo;
bits. asimismo posee autoinstalación y
control de bus.
Arquitectura MCA La unión del aumento de la velocidad
interna del bus y los 32 bits trabajando
La Arquitectura MCA (MicroChannel
en paralelo permite a esta arquitectura
Architecture en inglés) tuvo su origen
una capacidad de manejo y
en una línea de microcomputadoras
transferencia de datos desconocida
fabricadas por IBM, las PS/2 (PS
hasta ese momento, pudiendo llegar
significa Personal System).
hasta los 33 megabytes por segundo.
Las PS/2 fueron unas
La gran ventaja de la arquitectura
microcomputadoras en las que, en sus
EISA es que es totalmente compatible
modelos de mayor rango, se sustituyó
con ISA, esto es, una tarjeta de
el bus tradicional de las computadoras
expansión ISA funciona si se la inserta
personales por un canal de
en una ranura EISA. Evidentemente,
comunicaciones llamado
no va a poder utilizar totalmente la
MicroChannel.
potencia del nuevo estándar,
El MicroChannel no es compatible, ni funcionando a menor velocidad, pero
en su diseño ni en las señales de funcionando, al fin y al cabo.
control, con la tecnología de bus
En la actualidad no existe una
tradicional, si bien su misión de
arquitectura que tenga el suficiente
transferencia de direcciones de
peso específico como para desbancar
memoria y datos es similar en ambos
totalmente al resto, si bien, poco a
casos. Las ventajas de MicroChannel
poco, la arquitectura ISA puede ir
son una mayor velocidad, 10
desapareciendo de las
megahercios, una anchura de 32 bits,
configuraciones de los sistemas
la posibilidad de auto instalación y una
22 de octubre de 2020 18
informáticos dando paso a las otras de esta problemática, y delegar en el
dos arquitecturas. dispositivo periférico la
responsabilidad de comunicarse con
él cuando lo necesitara. El
1.2.5. Interrupciones procesador, en este caso, no sondea
a ningún dispositivo, sino que queda a
En el contexto de la informática, una la espera de que estos le avisen (le
interrupción (del inglés Interrupt "interrumpan") cuando tengan algo
Request, también conocida como que comunicarle (ya sea un evento,
petición de interrupción) es una señal una transferencia de información, una
recibida por el procesador de un condición de error, etc.)
ordenador, indicando que debe
"interrumpir" el curso de ejecución
actual y pasar a ejecutar código
específico para tratar esta situación.
Una interrupción es una suspensión
temporal de la ejecución de un
proceso, para pasar a ejecutar una
subrutina de servicio de interrupción,
la cual, por lo general, no forma parte
del programa, sino que pertenece al
sistema operativo o al BIOS). Una vez
finalizada dicha subrutina, se reanuda
la ejecución del programa.
Las interrupciones surgen de la
necesidad que tienen los dispositivos
periféricos de enviar información al
procesador principal de un sistema
informático. La primera técnica que se
empleó para esto fue el polling, que
consistía en que el propio procesador
se encargara de sondear los
dispositivos periféricos cada cierto
tiempo para averiguar si tenía
pendiente alguna comunicación para
él. Este método presentaba el
inconveniente de ser muy ineficiente,
ya que el procesador consumía
constantemente tiempo y recursos en
realizar estas instrucciones de
sondeo. El mecanismo de
interrupciones fue la solución que
permitió al procesador desentenderse
22 de octubre de 2020 19
CONCLUSIÓN
Este trabajo ha sido concebido con la finalidad de aportar un conjunto ordenado de
conocimientos que permita describir la complejidad de una computadora de escritorio.
Se hace una descripción de los diversos componentes del sistema y de su funcionalidad.
Se analiza, además, la interrelación que existen entre ellos haciendo posible el
funcionamiento integral y armónico de un sistema de computación.
En el capítulo 1 se tratan los componentes principales de una computadora. En el capítulo
2 se analizan los dispositivos de entrada y salida y finalmente el capítulo 3 aborda los
dispositivos de almacenamiento.
Esperamos que este esfuerzo sirva de punto de inicio en la labor de investigación de los
estudiantes de ingeniería y de los que consideran a la informática como una herramienta
poderosa para el desarrollo de sus profesiones.
Discusión
La arquitectura de un PC nos ha dejado como conocimiento y aprendizaje que también suele
definirse como la forma de seleccionar e interconectar componentes de hardware para crear
computadoras según los requerimientos de funcionalidad, rendimiento y costo.
Bibliografía
https://www.monografias.com/trabajos37/fundamentos-computadora
https://es.slideshare.net/DaniielEspiinosa/arquitectura-del-pc-52726192
https://is603arquicom2016.wordpress.com/tipos-de-arquitecturas/
22 de octubre de 2020 20