Conferencia Funcionamiento Basico de Los FET

ELECTRÓNICA ANALÓGICA I
Tema 3: Circuitos con transistores

Conferencia 8: Funcionamiento básico de los transistores de efecto de campo (FET)
Tiempo: 2h
Objetivos:
Al finalizar esta conferencia el estudiante debe:
1. Comprender el funcionamiento básico de los transistores de efecto de campo
2. Analizar su gráfica transferencial de transistores FET y zonas de trabajo
3. Reconocer los parámetros importantes que definen la respuesta de los transistores FET
4. Polarizar transistores FET en conmutación y amplificación
Sumario
1. DIODO SEMICONDUCTOR O DE UNIÓN .................................................................................................... 3
1.1 Unión del diodo sin polarización aplicada (VD=0V) a temperatura ambiente ........................... 3
1.2 Unión del diodo con polarización en inversa (VD<0V) a temperatura ambiente ..................... 4
1.3 Unión del diodo con polarización en directa (VD>0V) a temperatura ambiente ...................... 5
1.4 Corriente de portadores mayoritarios en el diodo .......................................................................... 6
1.5 Gráfica transferencial de un diodo rectificador................................................................................ 7
1.6 Efectos de la temperatura ...................................................................................................................... 9
2. DEFINICIÓN DE TRANSISTORES FET. .....................................................................................................12
2.1 Influencia de la sección transversal en la intensidad de corriente eléctrica .........................13
3. OPERACIÓN DEL TRANSISTOR FET ........................................................................................................14
3.1 Funcionamiento de un transistor FET ..............................................................................................14
3.2 Región de saturación, lineal o de amplificación de corriente constante: ...............................18
3.3 Región óhmica o de Resistor controlado por tensión..................................................................19
3.4 Región de corte .......................................................................................................................................19
3.5 Región de ruptura ...................................................................................................................................20
3.6 Dispositivos de canal p .........................................................................................................................20
3.7 Ecuación de Sockley para la zona de saturación de los transistores FET .............................21
3.8 Gráficas transferenciales de los Transistores de Efecto de Campo ........................................22
4. OPERACIÓN DEL TRANSISTOR MOSFET DECREMENTALES ..........................................................23
4.1 Generalidades del transistor MOSFET decrementales ................................................................23
4.2 Gráfica transferencial del transistor MOSFET de empobrecimiento Canal n ........................25
4.3 Gráfica transferencial del transistor MOSFET decremental Canal p ........................................26
4.4 Región de saturación, lineal o de amplificación de corriente constante en FET
decremental..........................................................................................................................................................27
4.5 Regiones de trabajo del transistor MOSFET decremental en las gráficas transferenciales
28
5. OPERACIÓN DEL TRANSISTOR MOSFET INCREMENTAL .................................................................30
5.1 Creación del canal en los MOSFET de enriquecimiento ..............................................................31
5.2 Gráfica transferencial del transistor MOSFET de empobrecimiento Canal n ........................32
5.3 Relaciones importantes entre los transistores MOSFET de canal empotrado y canal
inducido ................................................................................................................................................................34
6. MODELOS PARA LOS TRANSISTORES FET ..........................................................................................35
1
6.1 Modelo de corriente directa CD para un FET ..................................................................................36
6.2 Modelos de corriente alterna CA de señal pequeña de un FET .................................................37
7. MODELOS Y GRÁFICAS TRANSFERENCIALES EN EL LABORATORIO VIRTUAL
TRANSISTORES FET DECREMENTALES ........................................................................................................38
7.1 Modelos y gráficas transferenciales en el Laboratorio Virtual para transistor decremental
canal n ...................................................................................................................................................................38
7.2 Modelos y gráficas transferenciales en el Laboratorio Virtual para transistor incremental
canal N ...................................................................................................................................................................43
7.3 Modelos y gráficas transferenciales en el Laboratorio Virtual para transistor incremental
canal P ...................................................................................................................................................................47
8. TRANSISTORES FET EN CONMUTACIÓN ...............................................................................................51
8.1 Transistores canal N en conmutación: .............................................................................................51
8.2 Transistores canal P en conmutación: .............................................................................................54
Bibliografía:
1. (Rashid 2000) Rashid, Muhammad – Circuitos microelectrónicos. Análisis y diseño. 2da Ed.
2000. University of West Florida. Cap 2.5 pág 32. Cap 5.3 pág. 214-226
2. (Rashid 2011) Rashid, Muhmmamd H - Microelectronic Circuits. Analysis and Design. 2th Ed.
2011. University of West Florida. Chapter 6, Chapter 7 page 335
3. (Boylestad Elec) Boylestad, R and Nashelsky – Electrónica: Teoría de circuitos y dispositivos

electrónicos. 10th ed. 2009. Cap 6.1-6.9 pag.368-399.
4. (Boylestad Cto) Boylestad, Robert L. Introducción al análisis de circuitos. 10ma edición. 2004
Antecedentes y motivaciones de la asignatura.

Se ha realizado el estudio sobre los amplificadores y sus aplicaciones generales y biomédicas.
Pero la base funcional de los amplificadores son los transistores, que dieron el avance importante
a la electrónica para convertirse en una principal rama del desarrollo de la humanidad.
En el desarrollo de la Electrónica aparecieron los Transistores de Efecto de Campo (FET) que

por numerosas razones se han impuesto en la electrónica de las comunicaciones, programable,
biomédica, de potencia y otras ramas.
Estos transistores FET funcionan pasando más o menos corriente ampliando o disminuyendo
la sección transversal del canal por el cual circulará la corriente eléctrica. Como son
componentes semiconductores, esta amplitud o disminución se logra disminuyendo o
ampliando las barreras de potencial que se establecen en las uniones pn.
2
1. DIODO SEMICONDUCTOR O DE UNIÓN
(1.6 Boylestad – Electrónica pág 10)
El diodo semiconductor se crea uniendo un material tipo n a un material tipo p, nada más que
eso; sólo la unión de un material con un portador mayoritario de electrones a uno con un portador
mayoritario de huecos. La simplicidad básica de su construcción refuerza la importancia del
desarrollo de esta área de estado sólido.
El terminal conectado a la zona p, se llama Ánodo.

El conectado a la zona n, se llama Cátodo.
Figura 1.12 (Boylestad Elec pág 10)
Ánodo p
Cátodo n
Un material tipo n se crea introduciendo El material tipo p se forma dopando con
impureza que contienen cinco electrones de átomos de impureza que tienen tres
valencia (pentavelantes), como: electrones de valencia:
el antimonio, boro,
el arsénico y galio e
el fósforo. indio.
1.1 Unión del diodo sin polarización aplicada (VD=0V) a temperatura ambiente
(Rashid 2000 2.5 pág 32)
(Rashid 2011 6.3 pág 307)
(Boylestad Elec 1.6 pág 10)
A temperatura ambiente, los electrones son los portadores mayoritarios en la región n se difunden
del lado tipo n al lado tipo p. Los huecos, que son los portadores mayoritarios en la región p, se
difunden del lado tipo p al lado tipo n. Los electrones y los huecos se recombinan cerca de la
unión y, por consiguiente, se anulan entre sí.
Los huecos en la región de la unión se combinan y provocan una carencia de portadores libres
en la región próxima a la unión. Las únicas partículas mostradas en esta región son los iones
positivos y negativos que quedan una vez que los portadores libres han sido absorbidos.
En cada lado de la unión habrá cargas opuestas, lo que crea una región de agotamiento,
3
región de carga espacial, de empobrecimiento o barrera como se muestra en la figura
1.12.
- Vj + FIGURA 1.12 Una unión tipo p-n con

polarización interna: a) distribución de carga
interna; IDF=IDR=ID=0mA
(Boylestad Elec pág 10)
Bajo condiciones de equilibrio térmico, no

habrá más electrones o huecos que crucen la
unión.
IDR
IDF
Debido a la presencia de cargas opuestas en
cada lado de la unión, se establece un campo
eléctrico a través de ésta. La barrera de
potencial resultante Vj impide cualquier flujo
de portadores mayoritarios hacia el otro lado.
A causa de la barrera de potencial Vj los electrones, que son los portadores minoritarios en el
lado p, cruzan la unión hacia el lado n. Los huecos, los portadores minoritarios en el lado n,
cruzan la unión hacia el lado p. De esta manera, fluye una corriente provocada por los portadores
minoritarios (huecos) del lado n hacia el lado p, que se conoce como corriente de deriva IDR.
Asimismo, una corriente conocida como corriente de difusión IDF fluye del lado p hacia el lado
n, provocada por los electrones mayoritarios. En condiciones de equilibrio, la corriente resultante
es cero IDF = -IDR
1.2 Unión del diodo con polarización en inversa (VD<0V) a temperatura ambiente
Un diodo polarizado en inversa es: Ánodo conectado a tensión negativa, y el Cátodo a

positiva.
(Rashid 2000 2.5 pág 34)
(Rashid 2011 6.4 pág 315)
Si se aplica un potencial externo de V volts a través de la unión p-n con la terminal positiva al
material tipo n y la negativa conectada al material tipo p como se muestra en la figura 1.13:
Los electrones de la zona n son atraídos por el potencial positivo de la tensión aplicada y quedan
libres o revelados, cargas positivas de la barrera, haciendo que esta aumente su tamaño.
De manera equivalente, los huecos de la zona p son atraídos por el potencial negativo de la
tensión aplicada, dejando expuestos más electrones que hacen la barrera más grande hacia este
lado.
En total, cuando se aplica el potencial inverso a la unión PN, Ánodo Cátodo, la barrera se
ensancha disminuyendo cualquier posibilidad de circulación de corriente a través de ella. El efecto
es una mayor apertura de la región de empobrecimiento, la cual crea una barrera demasiado
4
grande para que los portadores mayoritarios la puedan superar, por lo que el flujo de portadores
mayoritarios se reduce efectivamente a cero, como se muestra en la figura 1.13a.
La corriente en condiciones de polarización en inversa se llama corriente de saturación en
inversa y está representada por Is.
FIGURA 1.13 Unión P-N polarizada en inversa: a) distribución interna de la carga en condiciones
de polarización en inversa; b) polaridad de polarización en inversa y dirección de la corriente de
saturación inversa.
La corriente de saturación en inversa rara vez es de más de algunos microamperes (µA), excepto
en el caso de dispositivos de alta potencia. De hecho, en los últimos años su nivel, por lo general,
se encuentra en el intervalo de los nanoampere (nA) en dispositivos de silicio.
El término saturación se deriva del hecho de que alcanza su nivel máximo con rapidez y que no
cambia de manera significativa con los incrementos en el potencial de polarización en inversa.
Observe que la dirección de Is se opone a la flecha del símbolo del diodo.
El lado negativo de la tensión aplicada está conectada al material tipo p y el lado positivo al
material tipo n, y la diferencia indicada con las letras subrayadas por cada región revela una
condición de polarización en inversa.
1.3 Unión del diodo con polarización en directa (VD>0V) a temperatura ambiente
Un diodo polarizado en directa es: Ánodo conectado a tensión positiva, y el Cátodo a

negativa.
(Rashid 2000 2.5 pág 34)

(Rashid 2011 6.5 pág 319)
5
La condición de polarización en directa o “encendido” se establece aplicando el potencial positivo
al material tipo p y el potencial negativo al tipo n como se muestra en la figura 1.14.
FIGURA 1.14 Unión P-N polarizada en directa: a) distribución interna de la carga en condiciones
de polarización en directa; b) polarización directa y dirección de la corriente resultante.
La aplicación de un potencial de polarización en directa VD “presionará” a los electrones en el

material tipo n y a los huecos en el material tipo p para que se recombinen con los iones próximos
al límite y reducirá el ancho de la región de empobrecimiento como se muestra en la figura 1.14a.
El flujo de portadores minoritarios de electrones resultante del material tipo p al material tipo n (y
de huecos del material tipo n al tipo p) no cambia de magnitud (puesto que el nivel de conducción
es controlado principalmente por el número limitado de impurezas en el material), aunque la
reducción del ancho de la región de empobrecimiento produjo un intenso flujo de portadores
mayoritarios a través de la unión. Un electrón del material tipo p ahora “ve” una barrera reducida
en la unión debido a la región de empobrecimiento reducida y a una fuerte atracción del potencial
positivo aplicado al material tipo p.
Se puede demostrar por medio de la física de estado sólido que las características generales de
un diodo semiconductor se pueden definir mediante la siguiente ecuación, conocida como
ecuación de Shockley, para las regiones de polarización en directa y en inversa:
1.4 Corriente de portadores mayoritarios en el diodo

(Rashid 2000 2.6 pág 35)
La corriente de portadores mayoritarios en un diodo polarizado en directa, puede describirse,

aproximadamente, a través de la ecuación de Shockley para el diodo:
(2.1) (Rashid 2000 pág 35)

(1.1) (Boylestad pág 13)
Donde:
6
Is es la corriente de saturación en inversa
VD es la tensión de polarización en directa aplicada a entre los terminales del diodo
n es un factor de idealidad o coeficiente de emisión (es una constante empírica), el cual es una
función de las condiciones de operación y construcción física; varía entre 1 y 2 según una amplia
diversidad de factores.
El coeficiente de emisión n depende del material y de la construcción física del diodo.
Para diodos de germanio se considera que n es igual a 1.
Para diodos de silicio, el valor pronosticado de n es 2, con corrientes muy pequeñas o grandes,
aunque para la mayor parte de los diodos reales de silicio el valor de n está dentro del intervalo
de 1.1 a 1.8.
La tensión VT en la ecuación (1.1) se llama tensión térmica y está determinada por
(2.2) (Rashid 2000 pág 36)

(1.2) (Boylestad pág 13)
Donde
k es la constante de Boltzmann 1.38*10-23 J/K
T es la temperatura absoluta en Kelvin 273+la temperatura en °C.
q es la magnitud de la carga del electrón 1.6*10-19 C.
1.5 Gráfica transferencial de un diodo rectificador
La gráfica transferencial o la función transferencial, es la visión gráfica del comportamiento de la

corriente a través del diodo ID (como señal dependiente) contra los diferentes valores que puede
tomar la tensión VD entre los terminales del diodo (señal independiente).
La gráfica transferencial del diodo se puede representar, aproximadamente, empleando la

ecuación de ecuación de Shockey para el diodo o a través de mediciones empíricas para cada
componente.
También, los fabricantes suministran en las hojas de datos, gráficas para las diferentes familias
de diodos.
7
Figura 1.15 Característica del
diodo semiconductor de silicio.
(Boylestad Elec 14)
Para Boylestad esta tensión de umbral se llama tensión de rodilla VK.

Tensión Ge Si GaAs
VTD o VK 0.3V 0.7V 1.2V
iD (mA)
Región Región Región directa

de inversa
ruptura
(Escala
comprimida)
VBK VZK
VTD VD (V)
IZK
Región Región
Tensión alta, Tensión pequeña,
corriente pequeña corriente alta
Figura 2.10. Característica del diodo semiconductor de silicio

(Rashid 2000 36)
8
Región de polarización directa
En esta región, vD > 0.

La corriente en el diodo i D es muy pequeña cuando la tensión del diodo VD es menor que un valor
específico VTD, conocido como tensión umbral, tensión de activación, tensión de encendido
o tensión de rodilla (por lo general de 0.7 V para el silicio).
El diodo conduce completamente cuando VD es mayor que VTD. Por tanto, el umbral de tensión
es la tensión con la cual un diodo con polarización directa comienza a conducir.
Región de polarización inversa
En esta región, VD < 0, esto es, vD es negativo.
Si |vD| >> V T , lo cual ocurre para vD < -0.1 V, el término exponencial de la ecuación (2.1) se vuelve
insignificantemente pequeño comparado con la unidad, y la corriente en el diodo ID llega a ser
aproximadamente Is. Lo cual indica que la corriente en el diodo ID permanece constante en la
dirección inversa, y su magnitud es igual a la de Is.
Región de ruptura
En esta región la tensión inversa es alta, por lo general mayor que 100 V.
Si la magnitud dela tensión inversa excede una tensión específica conocida como tensión de
ruptura VBR, la corriente inversa correspondiente IBV se incrementa rápidamente, con un pequeño
cambio de la tensión inversa más allá de VBR.
El funcionamiento en la región de ruptura no destruye el diodo, siempre que la disipación de

potencia (P D = VDID) se mantenga dentro del nivel de seguridad especificado en la hoja de datos
técnicos del fabricante. Sin embargo, es necesario limitar la corriente inversa en la región de
ruptura de modo que la disipación de potencia quede dentro de un intervalo admisible
1.6 Efectos de la temperatura

(Rashid 2000, 2.8 pág. 39)
(Boylestad Elec, 1.6 pág. 18]
La temperatura puede tener un marcado efecto en las características de un diodo semiconductor

como lo demuestran las características de un diodo de silicio mostradas en la figura 1.19:
9
FIGURA 1.19 Variación del diodo de Si con el cambio de la temperatura.
En la región de polarización en directa las características de un diodo de silicio se

desplazan a la izquierda a razón de 2.5 mV por grado centígrado de incremento de
temperatura.
En la región de polarización en inversa la corriente de saturación en inversa de un diodo

de silicio se duplica por cada 10°C de aumento de la temperatura.
La tensión de saturación en inversa de un diodo semiconductor se incrementará o reducirá

con la temperatura según el potencial Zener.
La corriente de fuga IS depende de la temperatura de unión Tj (en grados Celsius), y se

incrementa a razón de aproximadamente +7.2%/°C en el caso de diodos de silicio o germanio.
Por tanto, si se suman los incrementos por cada grado de aumento de la temperatura de unión
hasta 10 °C, se obtiene
10
Is(Tj=10) = Is [l + 0.072 + (0.072 + 0.0722) + (0.0722 + 0.0723) + (0.0723 + 0.0724) + (0.0724 +
0.0725) + (0.0725 + 0.0726)+ (0.0726 + 0.0727) + (0.0727 + 0.0728) + (0.0728 + 0.0729) + (0.0729 +
0.07210)]~ 2Is
esto es, Is casi se duplica por cada 10 °C de aumento de temperatura.
El umbral de tensión VTD también depende de la temperatura Tj. Conforme aumenta la

temperatura, VTD disminuye, y viceversa. VTD, guarda una relación aproximadamente lineal con
la temperatura Tj
Podría pensarse que 10 grados son mucho y que 5 grados no lo son. Pero todo depende de las
características del diodo, su tamaño, construcción, potencia, calidad y otras sobre las que el
ingeniero no tiene influencia directa. Estos cambios bien que pueden ocurrir en un local cerrado,
climatizado y que los equipos de refrigeración dejaron de funcionar por roturas, apagado, averías
dentro del mismo equipo o tarjeta electrónica, etc.
Es obligatorio pensar que cambios en la temperatura, provocarán desplazamientos y

cambios en las corrientes y tensiones de los diodos y dispositivos semiconductores.
No se puede dejar todo a la costumbre de diseñar a la temperatura de 25 oC, idealmente única y

estable.
11
2. DEFINICIÓN DE TRANSISTORES FET.
La electrónica actual podría llamarse la electrónica del transistor semiconductor. Desarrollándose

desde mediados del siglo XX ha tenido un inmenso impulso entre los avances de las tecnologías
y los programas. Todo esto ha estado soportado por diminutos componentes: Transistores.
Transistores de Efecto de Campo (Field Efect Transistor)

Son todos aquellos transistores donde la corriente de salida es controlada por un campo
eléctrico que depende de una tensión de control en el terminal de compuerta.
Por tanto, el flujo de corriente en los FET depende sólo de un tipo de portador: el portador
mayoritario (electrones o huecos), de ahí su nombre de transistor unipolar, controlado por
tensión.
(Boylestad Elec, Cap.6.1, pág. 369, primer párrafo)

(Rashid 2000, Cap.5.3, pág.214, segundo párrafo)
Existen varios tipos de transistores FET, se estudiarán dos de los más importantes
-Transistores de efecto de campo de metal-óxido incrementales (MOSFET incremental),
-Transistores de efecto de campo de metal-óxido decrementales (MOSFET decremental)
Desde finales de los años setenta, los MOSFET han llegado a ser muy populares; se utilizan cada
vez más en circuitos integrados (CI). Su fabricación es relativamente simple, comparada con la
de los transistores bipolares y ocupa un área de silicio pequeña en la pastilla del circuito integrado.
En la actualidad, los MOSFET se utilizan en circuitos con una escala de integración muy grande
(VLSI, por sus siglas en inglés), como los microprocesadores y los circuitos integrados de
memoria.
Pines de los transistores FET
FET
Id D Drenador (Drain)
Tensión
G Compuerta (Gate)
de D
control G
Vgs S S Fuente (Source)
Características generales de los FET

 Por el terminal de control no se absorbe corriente (tan pequeña que es despreciable).
 Una señal muy débil por la Compuerta G puede controlar la corriente de drenador
 La tensión de control se emplea para crear un campo eléctrico
Las analogías rara vez son perfectas y en ocasiones pueden ser engañosas, pero la del agua de
la figura 6.4 da una idea del control de JFET en la compuerta y de lo apropiado de la terminología
aplicada a las terminales del dispositivo.
12
La intensidad de la corriente de agua (intensidad de la corriente eléctrica a través del transistor)
depende de la apertura o cierre del ancho efectivo de la tubería (cambios en el ancho del canal
por donde circula la corriente eléctrica).
El ancho efectivo de la tubería se cambia con la llave, en el transistor con una tensión de control.
Vgs
- - -
- - - -
(Boylestad Elec 6.2 pag 370)
Analogía con el paso de agua (cargas eléctricas) a través de un espacio que se cierra o abre,
permitiendo mayor o menor caudal (corriente).
2.1 Influencia de la sección transversal en la intensidad de corriente eléctrica
Recordemos, primeramente, cómo influye la sección transversal en el nivel de una corriente

eléctrica.
La resistencia eléctrica de cualquier material, con un área de sección transversal uniforme, queda
determinada mediante los siguientes factores:
1 material
2 longitud
3 área transversal
4 temperatura
De la siguiente manera
R=ρ*L/A
R resistencia eléctrica a una temperatura de referencia (25 oC normalmente)

ρ (rho) resistividad del material
L longitud
A área de la sección transversal uniforme
Estudiar Boylestad Cto. Capítulo 3, 3.1, 3.2. pág 59-63
La Ley de Ohm nos dice:
La corriente es igual a la diferencia de potencial entre la resistencia:
I= V / R
I = V * A / ρL A
I = A * (V / ρL) I
Como vemos, a mayor sección
transversal A mayor corriente I. Es lo mismo decir, a menor sección transversal menor corriente.
13
3. OPERACIÓN DEL TRANSISTOR FET
(Rashid 2000 5.3 pág 221, Boylestad 6.2 pág 370)
¿Cómo se abre o cierra la llave para tener mayor o menor corriente?
Existen dos tipos de FET: de canal n y de canal p.

El canal de tipo n (en azul) se encuentra insertado entre
dos regiones de compuerta de tipo p (gris claro). El canal
se forma a partir de material ligeramente impurificado (de
baja conductividad) —por lo general, silicio— con
contactos óhmicos de metal en los extremos del canal.
Las regiones de compuerta se hacen con material tipo p+

impurificado en exceso (de alta conductividad), y se unen
eléctricamente por medio de contactos óhmicos de metal.
(Rashid 221)
Sin polarización aplicada, aparecen regiones de

empobrecimiento (zona gris oscuro) en cada una de las
dos uniones p-n). El resultado es una región de
empobrecimiento en cada unión, como se muestra en la
figura 6.3, la cual se asemeja a la misma región de un diodo en condiciones sin polarización.

Recuerde también que una región de empobrecimiento no contiene portadores libres, y por
consiguiente es incapaz de conducir.
En el de canal p, los dos materiales tipo n (azul

claro) están conectados entre sí y a la terminal de
compuerta (G). El drenaje y la fuente están
conectados a los extremos del canal tipo p (gris
claro) y la compuerta a las dos capas de material
tipo n.
3.1 Funcionamiento de un transistor FET
Ya se había hablado del funcionamiento de los transistores FET basado en ensanchar o estrechar
un canal de conducción de corriente eléctrica a estrechando o aumentando la zona de
agotamiento que se establece. Esto se logra con menor o mayor tensión inversa en la zona.
Se polariza en inversa la unión Compuerta Fuente G-S mediante la tensión VGS, que es la
encargada de modular el ancho del canal.
14
FET canal n FET canal p
D
ID S ID
G -
p + n
- G
+ n p
S
D
En operación normal, el drenaje de un FET de canal n se

mantiene con un potencial positivo, y la compuerta con uno
negativo respecto a la fuente, como se muestra en la figura
(a).
Las dos uniones pn que se forman entre la compuerta y el

canal se polarizan inversamente.
La corriente de compuerta IG es muy pequeña (del orden de
unos cuantos nA).
La corriente de drenaje de canal n es producida por los
portadores mayoritarios (electrones) y fluye del drenaje a la
fuente.
Figura (a) polarización de un transistor FET canal n
En un FET de canal p, el drenaje se mantiene con un potencial

negativo, y la compuerta, con uno positivo respecto a la
fuente, como se muestra en la figura (b).
Las dos uniones pn siguen inversamente polarizadas, y la

corriente de compuerta IG es insignificante.
La corriente de drenaje de un FET de canal p es producida

por los portadadores mayoritarios (huecos) y fluye de la
fuente al drenaje. (Rashid 2000 5.3 pag 221)
Figura (b) polarización de un transistor FET canal p
15
Caso en que VGS=0 V, VDS algún valor positivo
En la figura 6.5: La tensión VGS= 0 V. La compuerta G está a

0 V, a tierra. Y el canal posee en el extremo drenador una
tensión positiva VDS. Queda así, polarizada en inversa la
unión pn.
En el instante en que se aplica VDD (VDS), los electrones son
atraídos hacia el drenaje y se establece la corriente
convencional ID con la dirección definida de la figura 6.5. La
trayectoria del flujo de carga revela claramente que las
corrientes a través del drenaje y la fuente son equivalentes
(ID=IS).
En las condiciones de la figura 6.5, las regiones de

empobrecimiento no son notables, el flujo de la carga está
relativamente desinhibido y limitado sólo por la resistencia del canal n entre la fuente y el drenaje.
El hecho de que la unión p-n se polarice en inversa a lo largo del canal produce una corriente de
cero amperes en la compuerta, como se muestra en la misma figura. El hecho es que I G=0 A es
una característica importante del FET.
Conforme a la tensión VDS aumente de 0 V a algunos volts, la corriente también lo hará de acuerdo
con la ley de Ohm y en la figura 6.7 se mostrará la gráfica de ID contra VDS.
La pendiente constante relativa de la gráfica revela que en la región de valores bajos de V DS, la
resistencia en esencia es constante.
A medida que VDS se incrementa y se aproxima a un nivel conocido como Vp en la figura 6.7, las
regiones de empobrecimiento de la figura 6.5 se ensanchan, lo que reduce notablemente el ancho
del canal. La ruta reducida de conducción hace que la resistencia se incremente y la corriente ID
no pueda seguir aumentando y ocurra la curva en la gráfica de la figura 6.7.
Cuanto más horizontal sea la curva, más alta será la resistencia, lo que indica que la resistencia
se está acercando a un valor “infinito” de ohms en la región horizontal.
Si VDS se incrementa a un nivel donde pareciera que las dos regiones de empobrecimiento “se
tocarán”; se originará una condición conocida como estrangulamiento.
16
Figura 6.7 Gráfica de ID corriente de drenador vs
VDS, para una tensión VGS=0 V
(Boylestad Elec 371)
ID mantiene un nivel de saturación definido como

IDSS en la figura 6.7.
IDSS es la corriente de drenaje máxima y está

definida por la condición VGS=0 V y VDS>|Vp|.
El nivel de VDS que establece esta condición se

conoce como tensión de estrangulamiento, de
corte, de estrechamiento o de apagado, y lo
denota Vp. En las hojas de datos aparece como
VGS(off) gate-source cutoff voltage.
En realidad, el término estrangulamiento es un nombre incorrecto en el sentido de que sugiere

que la corriente ID se reduce a 0 A. Como se muestra en la figura 6.7; sin embargo, difícilmente
éste es el caso, pues sigue existiendo un canal muy pequeño.
Observe en la figura 6.7 que VGS=0 V a lo largo de toda la curva.
Caso en que VGS<0 V

(Boylestad E 6.2 pág. 372)
La tensión de la compuerta a la fuente, denotada VGS, es la tensión de control.
A medida que el valor de VGS se hace más inverso, las regiones pn se polarizan más en
inversa, las regiones de empobrecimiento crecen y se estrecha el canal. Disminuye la
capacidad de circulación de corriente y se logran niveles más bajos de I D.
Para el dispositivo de canal n la tensión de control VGS se vuelve más y más negativa a partir de
su nivel VGS=0 V. En otras palabras, la compuerta se establecerá a niveles de potencial cada vez
más bajos al compararla con la fuente.
El efecto del VGS de polarización negativa es establecer regiones de empobrecimiento similares
a las obtenidas con VGS=0 V, pero a niveles más bajos de VDS.
Por consiguiente, el resultado de la aplicación de polarización negativa a la compuerta es alcanzar

el nivel de saturación a un nivel más bajo de VDS como se muestra en la figura 6.11.
El nivel de saturación resultante para ID se redujo y de hecho continuará haciéndolo a medida

que VGS se haga más y más negativo.
A medida que VGS toma valores más negativos (VGS= -1 V, -2 V, -3 V…) la corriente máxima o de
saturación que puede circular por el canal, es menor.
Observe también en la figura 6.11 cómo la tensión de estrangulamiento se sigue reduciendo de

manera parabólica conforme VGS se hace más y más negativo.
17
Figura 6.11 (Boylestad Elec 373)
Para los valores de estrangulamiento se cumple VDS=VGS-Vp
El nivel de VGS que produce ID=0 mA está definido por VGS=Vp, con Vp convirtiéndose en
una tensión negativa para dispositivos de canal n y en tensión positiva para JFET de canal
p.
La región a la derecha del lugar geométrico del estrangulamiento de la figura 6.11 es la región
empleada por lo general en amplificadores lineales (amplificadores con distorsión mínima de la
señal aplicada) y comúnmente se conoce como región de amplificación de corriente constante,
de saturación o lineal.
3.2 Región de saturación, lineal o de amplificación de corriente constante:

(Rashid 2000 5.3 pág 223)
En esta región la tensión Drenaje-Fuente VDS es mayor que la tensión de estrechamiento y la

corriente de drenaje ID es casi independiente de VDS.
Para operar en esta región:
VDS ≥ VGS-Vp
y
Vp≤VGS≤0
Y la corriente de drenaje se obtiene mediante la ecuación de Shockley para transistores FET:

IDSS
2 K= 2
ID=K (VGS-Vp) Vp
donde K es una constante:
O lo que es lo mismo:
2
(
ID=IDSS 1 – VGS
Vp )
(Rashid 2000 (5.67 pág. 223)
(Boylestad (6.3) pág. 376)
Donde IDSS y Vp son constantes. VGS es la tensión de control, ID la corriente controlada (Corriente
de drenador).
18
El lugar geométrico del estrechamiento, que describe la frontera entre las regiones óhmica y de
saturación, forma una parábola (línea discontinua en la figura 6.11): Cumpliendo la condición
VDS=VGS-Vp
IDSS
2 K= 2
ID=K (VDS) Vp
(Rashid 2000 (5.68) pag223)
3.3 Región óhmica o de Resistor controlado por tensión

La región a la izquierda del lugar geométrico del estrangulamiento en la figura 6.11 se conoce
como región óhmica o de resistencia controlada por tensión.
En esta región el FET en realidad se puede emplear como un resistor variable (posiblemente para
un sistema de control de ganancia automático) cuya resistencia la controla la tensión aplicada de
la compuerta a la fuente.
Observe en la figura 6.11 que la pendiente de cada curva, y por consiguiente la resistencia del
dispositivo entre el drenaje y la fuente con VDS=Vp, son una función de la tensión aplicada VGS. A
medida que VGS se vuelve más y más negativo, la pendiente de cada curva se hace cada más
horizontal, lo que corresponde a una resistencia cada vez más grande.
La siguiente ecuación es una buena primera aproximación al nivel de resistencia en función de la

tensión aplicada VGS:
ro
rd= 2
(1-VGS/Vp) [Boylestad (6.1) pag374]
donde ro es la resistencia con VGS =0 V y rd es la resistencia a un nivel particular de VGS. Para
un JFET de canal n con ro=10 k (VGS=0 V, Vp=-6 V). La ecuación (6.1) da 40 kΩ en VGS =-3 V.
En la región óhmica, la corriente de drenaje puede expresarse como:

IDSS
[
ID=K 2VDS(VGS-Vp) ] K= 2
Vp
[Rashid 2000 (5.66) pag222]
Para un valor pequeño de VDS<<|Vp|
3.4 Región de corte

Por debajo de la corriente que se obtiene cuando VGS=-Vp
Se considera ID=0 A, no circula corriente por el canal, el transistor está apagado.
(Boylestad Elect pág. 373)
Esto es, VGS<Vp para el canal n

Y
VGS>Vp para canal p (Rashid 2000 pag223)
|VGS| > |Vp| el transistor está en corte.
19
3.5 Región de ruptura
El incremento de VDS más allá de la tensión de ruptura, provoca una ruptura en avalancha, y la
corriente de drenaje aumenta con rapidez. La tensión de ruptura a una tensión de compuerta
igual a cero se denota por VBD.
Debe evitarse este modo de operación porque la disipación excesiva de potencia puede destruir
al transistor. Como la tensión inversa es más alta en la terminal del drenaje, la ruptura ocurre en
dicha terminal. La tensión de ruptura, especificada por el fabricante, por lo general es del orden
de 20 a 100 V.
(Rashid 2000 5.3 pag 222)
3.6 Dispositivos de canal p

El transistor de canal p se construye de la misma manera que el dispositivo de canal n de la figura
6.3 con los materiales p y n invertidos.
Las direcciones de la corriente definidas

están invertidas, del mismo modo que las
polaridades de las tensiones VGS y VDS.
Para el dispositivo de canal p, el canal se
estrechará al incrementarse la tensión
positiva de la compuerta a la fuente. Las
características de la figura 6.13 muestran
una IDS de 6mA y una tensión de
estrangulamiento de VGS =+6 V. No
permita que los signos menos lo
confundan. Simplemente indican que la
fuente se encuentra a un potencial más
alto que el drenaje.
Observe que a niveles altos de VDS la curva se eleva de repente a niveles que parecen ilimitados.
La elevación vertical indica que ocurrió una ruptura y que la corriente a través del canal (en la
misma dirección en que por lo común se encuentra) ahora está limitada únicamente por el circuito
externo.
Esta región se puede evitar si el nivel de VDSmáx se toma de la hoja de especificaciones y el diseño
es tal que el nivel real de VDS sea menor que este valor para todos los valores de VGS.
iD Región de iD
VDS=VGS-Vp
Región Región de ruptura
IDSS óhmica saturación VGS=0V

IDSS
-2V
Vp=-7V Vp=6V
-4V Canal n Canal p
-6V
Región de corte VDS (para canal n)
VBD VSD (para canal p) -7 -4 -2 0 2 4 6 VGS
Figura 5.42 Características de un FET. (Rashid 2000 5.3 pag 222)

(Estas características pueden obtenerse mediante el Proteus)
20
3.7 Ecuación de Sockley para la zona de saturación de los transistores FET
La corriente de drenaje, en la zona de saturación, de los transistores de Efecto de campo, se

obtiene mediante la ecuación de Shockley:
ID = K (VGS – Vp)2
K es una constante que relaciona la corriente de saturación ISS con el cuadrado de la tensión de
cierre del canal
K = IDSS / Vp2 se expresa en A / V2
Donde IDSS y Vp son constantes, dependiendo de la construcción del transistor.

VGS es la tensión de control
ID la corriente controlada (Corriente de drenador).

(Rashid 2000 5.67 pag 223)
Boylestad, representa la corriente misma ecuación de la siguiente forma
[Boylestad Elec 389)
Aquí es muy importante, tener correctamente en cuenta, el signo de la tensión VGS cuando el
transistor es canal n o canal p.
Además, la constante K dependen del tipo específico de transistor FET.
Esta ecuación cambia los subíndices cuando cambia el tipo de transistor FET, pero debe
notarse que es la misma ecuación para todos:
ID = K (VGS – Vp)2
K = IDSS / Vp2 se expresa en A / V2
ID D ID D
n p
G p p G n n
VDS VDS
VGS VGS
S S
IS IS
21
3.8 Gráficas transferenciales de los Transistores de Efecto de Campo
Gráficas transferenciales de la corriente ID de drenador

Destacadas claramente las diferentes zonas de trabajo donde puede estar el transistor y sus
límites. Debe tenerse cuidado con el signo de las tensiones.
ID Región de
ID CANAL N
7 VDS=VGS-Vp ruptura
7
VGS=0V
6 IDSS 6
Región
5 5 óhmica
Región Región de
de saturación VGS=-1V
4 4
corte
3 3 Región de saturación VGS=-2V
2 2
VGS=-4V
1 1
Vp=-7 V VGS=-6V
0 0
Región de corte VGS=Vp=-7V
VGS -7 -6 -4 -2 0 0 5 10 15 20 25 30 VBD 60
Gráfica de la corriente ID contra la tensión en Gráfica de la corriente ID contra la tensión Drenador Fuente
la unión PN (diodo) Compuerta Fuentes VGS VDS, para determinados valores de VGS
Figura 6.11 (Boylestad Cto, 373) Figura 6.11 (Boylestad Cto, 373)
Figura 6.17 (Boylestad Cto, 377) Figura 5.42 (Rashid 2000, 222)
Figura 5.42 (Rashid 2000, 222)
Región de
ID CANAL P ID VDS=VGS-Vp
ruptura
VGS=0V
6 IDSS 6
Región Región
5 5 óhmica
Región de de
saturación corte VGS=+1V
4 4
3 3 Región de saturación VGS=+2V
2 2
VGS=+3V
1 1
Vp=+6 V VGS=+5V
0 0
VGS Región de corte VGS=Vp=+6V
0 2 4 6 0 -5 -10 - 15 -20 -25 -30 -60
VBD
Figura 5.42 (Rashid 2000, 222) Figura 6.13 (Boylestad Cto, 375)
Figura 5.42 (Rashid 2000, 222)
22
4. OPERACIÓN DEL TRANSISTOR MOSFET DECREMENTALES
(Boylestad Elec. 6.3 pág. 386)
(Rashid 2000 5.3 pág 218)
(Rashid 2011 7.4 pág 345)
El nombre MOSFET significa Transistor de Efecto de Campo Semiconductor de Óxido

Metálico.
Reciben el nombre de MOSFET:

FET por ser Transistores de Efecto de Campo
Establecen MOS por la combinación para el control del ancho del canal: Metal-Óxido-
Semiconductor.
Metal, contacto metálico de la compuerta. SiO2 dióxido de silicio, óxido aislante entre el metal de
la compuerta y el canal en el Semiconductor.
Contactos metálicos
G G
Electrodos de aluminio
Compuerta Compuerta
S D S D
Fuente Drenador Fuente Drenador
SiO2
n n n Óxido p p p
aislante
Sustrato p Sustrato n
SS Sustrato SS Sustrato
(Boylestad Elec Figura 6.27 pág 386)
(Rashid 2000 Figura 5.29 pág 214)
(Rashid 2011 figura 7.1 pág 337)
4.1 Generalidades del transistor MOSFET decrementales

(Boylestad Elec. 6.3 pág. 386)
(Rashid 2000 5.3 pág 218)
(Rashid 2011 7.4 pág 345)
Transistores de efecto de campo de metal-óxido-semiconductor decrementales, MOSFET

decremental, también llamados decremental, empobrecimiento, de agotamiento, canal
empotrado, depletion type.
Estos MOSFET tienen un canal construido al cual se le decrementa, empobrece o agota el

ancho del canal mediante el control de la tensión inversa VGS, como ya habíamos visto.
23
Figura 6.27 MOSFET decremental de canal n Figura 6.32 MOSFET decremental de canal p
(Boylestad 386) (Boylestad 390)
Representación simbólica de los MOSFET decrementales.

En las diferentes literaturas, páginas web y otros medios que informan y tratan los transistores de
Efecto de Campo, los símbolos que los representan, no son idénticos y esto puede prestarse a
confusión. Para podernos entender en las clases, informes y evaluaciones, tendremos en cuenta
si son transistores MOSFET decrementales y los representaremos como se muestra a
continuación, es la representación que emplearemos en la asignatura.
Figura 6.33 a (Boylestad Elec 390) Figura 6.33 b (Boylestad Elec 390)
24
4.2 Gráfica transferencial del transistor MOSFET de empobrecimiento Canal n
Las gráficas transferenciales de la corriente ID se obtendrá en dos esquemas distintos:
1. Graficando ID dependiendo solamente de la tensión de control VGS, muy parecida a la gráfica

de un diodo.
2. Graficando ID para un rango de valores de la tensión VDS, para determinados valores de la
tensión de control VGS.
Se muestra el circuito equivalente para obtener la gráfica transferencial.
D
ID
G
VDS VDD
VGS IG
S ISR
Característica transferencial de la corriente ID de un MOSFET decremental canal n

Figura 5.38 (Rashid 2000 220)
25
Con VGS = 0 V aparece una corriente de drenaje a fuente constante que atraviesa el canal IDSS.
IDSS es un valor importante y de referencia para el funcionamiento del transistor. Es la corriente

a través del transistor, de drenador a fuente, cuando la tensión entre compuerta y fuente es de
cero VGS=0 V. En inglés recibe el nombre de IDSS Zero-Gate-Voltage Drain Current.
Si VGS se comienza a polarizar negativamente hace que los electrones de la zona n se

recombinen con huecos de la p, la zona de polarización inversa o barrera aumenta. Hace el
efecto de disminuir o empobrecer el canal y disminuye la corriente que puede circular.
En la medida que el valor VGS se haga más negativo, el valor máximo posible de corriente
ID en el canal disminuye.
En estos transistores se puede polarizar positivamente el canal mediante V GS con cambio de

polaridad. Eso hace que se puedan obtener valores de corriente mayores a I DSS como se
muestra en la figura 6.29.
4.3 Gráfica transferencial del transistor MOSFET decremental Canal p
Las gráficas transferenciales de la corriente ID se obtendrá en dos esquemas distintos:
1. Graficando ID dependiendo solamente de la tensión de control VGS, muy parecida a la gráfica

de un diodo.
2. Graficando ID para un rango de valores de la tensión VDS, para determinados valores de la
tensión de control VGS.
Se muestra el circuito equivalente para obtener la gráfica transferencial.
S ISR
VGS IG VDD
VDS
G ID
D
26
Característica transferencial de la corriente ID de un MOSFET decremental canal p
4.4 Región de saturación, lineal o de amplificación de corriente constante en FET

decremental
(Rashid 5.3 pág 223)
(Rashid 2011 349)
En la región de saturación, la tensión Drenaje-Fuente VDS es mayor que la tensión de

estrechamiento y la corriente de drenaje ID es casi independiente de la tensión en los extremos
del canal VDS.
Para operar en esta región:
VDS ≥ VGS-Vp
y
Vp ≤ VGS ≤ 0
Y la corriente de drenaje se obtiene mediante la ecuación de Shockley:
ID = Kp (VGS – Vp)2
Kp es una constante: Kp = IDSS / Vp2
Donde IDSS y Vp son constantes, dependiendo de la construcción del transistor.

VGS es la tensión que se modifica para el control del ancho del canal
ID la corriente controlada (Corriente de drenador).
(Rashid 2000 5.67 pag 223)
27
¿Cuál debe ser el valor de la tensión drenador-fuente VDS para lograr una corriente IDSS
determinada?
Para calcular la tensión VGS para una corriente de drenador ID deseada, debe despejarse
de la ecuación de Shockley, para transistores MOSFET decrementales:
VGS = Vp ± (ID / Kp)1/2 Kp = IDSS / Vp2
Para canal n
VGS = Vp + (ID / Kp)1/2 Kp = IDSS / Vp2
Para canal p
VGS = Vp - (ID / Kp)1/2 Kp = IDSS / Vp2
Boylestad, representa la corriente Id
(Boylestad Elec 389)
4.5 Regiones de trabajo del transistor MOSFET decremental en las gráficas

transferenciales
Nuevamente las gráficas transferenciales de los transistores MOSFET decrementales, pero con
todas las regiones y modos representados.
MOSFET Decremental CANAL N
Región de
ID ID ruptura
Modo Modo VDS=VGS-Vp
7 VGS=+1V
decremental incremental
Modo
6 6
Región Región de IDSS incremental
VGS=0V
de saturación 5 5 Región
corte óhmica Modo VGS=-1V
4 4 decremental
VGS=-2V
3 3
Región de saturación VGS=-3V
2 2
VGS=-4V
1 1
Vp=-7 V VGS=-6V
0 0
Región de corte VGS=Vp=-7V
VGS -7 -6 -4 -2 0 1 0 5 10 15 20 25 30 VBD 60
Figura 6.31 (Boylestad Cto, 389) Figura 5.38 (Rashid 2000, 220)
Figura 5.38 (Rashid 2000, 220) Figura 7.15 (Rashid 2011 348)
28
Modo MOSFET Decremental CANAL P
Modo
ID decremental Región de
incremental ID ruptura
VDS=VGS-Vp
7 VGS=-1V
Modo
6 6
Región de IDSS incremental
VGS=0V
5 saturación 5 Región Modo
Región óhmica decremental VGS=+1V
4 de 4
corte VGS=+2V
3 3
Región de saturación VGS=+3V
2 2
VGS=+4V
1 1
VGS=+6V
0 Vp=+7 V 0
Región de corte VGS=Vp=+7V
VGS -1 0 2 4 6 7 0 -5 -10 - 15 -20 -25 -30 VBD -60
Figura 5.38 (Rashid 2000, 220) Figura 5.38 (Rashid 2000, 220)
29
5. OPERACIÓN DEL TRANSISTOR MOSFET INCREMENTAL
Transistores de efecto de campo de metal-óxido incrementales, MOSFET incremental, también
llamados de enriquecimiento, acumulación, de ensanchamiento, canal inducido, enhancement
type.
En estos transistores, el canal no existe y hay que enriquecerlo.

La modulación del ancho del canal es creando más o menos ancho, el propio canal.
Por eso no existe la tensión Vp de cierre del canal. Por el contrario, aparece una tensión
Vt, umbral, para la formación del canal.
El canal se considera formado después que se sobrepasa este canal. La tensiónVt es
equivalente a la tensión umbral en el diodo.
Figura 6.35 (Boylestad Elec 392) Figura 6.41 a (Boylestad Elec 397)
Figura 6.42 a (Boylestad Elec 397) Figura 6.42 b (Boylestad Elec 397)
30
5.1 Creación del canal en los MOSFET de enriquecimiento
En el caso de estos transistores que no presentan canal:

Si 𝑉𝐺𝑆 se ajusta a 0 V y se aplica entre drenaje y fuente positivo, la ausencia del canal produce
una corriente de 0 A.
Si no existe una tensión entre VGS entre compuerta y fuente lo suficientemente capaz de crear
el canal, por el transistor no circulará corriente.
Se hace necesario establecer las siguientes condiciones, para que exista una corriente ID de
drenador
|VGS| > |Vt| iene que existir una tensión entre compuerta y fuente que logre vencer el umbral
necesario para la formación del canal.
|VDS| > 0 V, con la polaridad requerida
¿Cómo se crea el canal?

El potencial inverso en la compuerta ejerce presión (rechaza) las cargas de su mismo signo,
quedando una zona libre de esos portadores y formándose un canal, por donde circulará la
corriente.
Sin polarización Polarizado
Figura 6.35 (Boylestad Elec 392) Figura 6.36 (Boylestad Elec 393)
31
Al polarizar la compuerta de manera positiva, los portadores mayoritarios, huecos, del sustrato p,
son repelidos. Dejando una zona con predominio de electrones que establecen un canal de
circulación de corriente, entre las zonas, también n, de la fuente y el drenador.
De maner equivalente ocurre en los transistores FET enriquecimiento de canal p. En este caso,
la comuerta se polariza negativamente para que repele a los electrones del sustrato n, dejando
una zona o canal de huecos que une a las zonas p de la fuente y el drenador.
5.2 Gráfica transferencial del transistor MOSFET de empobrecimiento Canal n
Las gráficas transferenciales se encuentran en cualquier transistor de manera equivalente,

teniendo en cuenta las características de fabricación de cada uno.
𝑽𝑫𝑺 = 𝑽𝑮𝑺 − 𝑽𝑻 [Boylestad 394, ecuación 6.14]

𝑽𝑻 : Valor fijo
𝑽𝑮𝑺 : Valor tomado del datasheet
Si disminuye 𝑉𝐺𝑆 el canal se estrecha e 𝐼𝐷 disminuye.
𝑽𝑻 : Valor umbral para saturación. 𝑽𝑻𝒏 > 𝟎 Satura 𝑽𝑻𝒑 < 𝟎 Satura
Para el MOSFET de enriquecimiento, para niveles de 𝑽𝑮𝑺 > 𝑽𝑻 , 𝑰𝑫 se relaciona por: (En zona de
saturación y óhmica)
ID = KT(VGS – VT)2
[Boylestad 395, ecuación6.15]
KT es una constante, función de la construcción del dispositivo [Boylestad cap6.8, pág.395]

𝑽𝑻 : Tensión umbral, mínimo para formar el canal de 𝑽𝑮𝑺
32
Tomando un punto de la gráfica que no sea zona de corte ni ruptura.
𝐼 (𝑒𝑛𝑐𝑒𝑛𝑑𝑖𝑑𝑜)
𝐾𝑇 = (𝑉 𝐷 [Boylestad 395, ecuación6.16]
−𝑉 )2
𝐺𝑆(𝑒𝑛𝑐𝑒𝑛𝑑𝑖𝑑𝑜) 𝑇
Valor ejemplo: 𝐾 = 0.278 × 103 𝐴 ∕ 𝑉 2

𝑉𝑇 : Tensión de umbral para la formación del canal.
MOSFET Incremental CANAL N

Región de
ID ID ruptura
VDSsat=VGS-Vt
7 VGS=+1V
6 6
Región Región de
5 de saturación 5 Región VGS=+7V
corte óhmica
4 4
3 3
VGS=+5V
2 2
VGS=+4.5V
1 1
Vt=+2 V VGS=+3V
0 0
Región de corte VGS=Vt=+2V
0 1 2 3 4 5 6 7 8 VGS 0 5 10 15 20 25 30 VBD 60
33
MOSFET Incremental CANAL P
ID Región de
R ID ruptura
VDSsat=VGS-Vt
e 7 VGS=-6V
g
i 6 6
ó
n 5 5 Región VGS=-5V
óhmica
Región de d 4 4
saturación Región de saturación VGS=-4V
e
3 3
c VGS=-3.5V
o 2 2
r VGS=-3V
t 1 1
e 0 VGS=-1.5V
VGS 0
Región de corte VGS=Vt=-1V
-6 -5 -4 -3 -2 -1 0 0 -5 -10 - 15 -20 -25 -30 VBD -60
Vt=-1 V
Para calcular la tensión VGS para una corriente de drenador deseada, debe emplearse la
siguiente ecuación:
tanto para transistores como de canal P.
MOSFET enriquecimiento de canal N MOSFET enriquecimiento de canal P
VGS = VT + (ID / K)1/2 VGS = VT - (ID / K)1/2
5.3 Relaciones importantes entre los transistores MOSFET de canal empotrado y canal
inducido
Se pueden establecer relaciones comunes para ambos tipos de transistores, teniendo en cuenta
el funcionamiento específico de cada uno.
MOSFET de canal empotrado MOSFET de canal inducido

El canal existe y se cierra con una tensión El canal no existe y aparece luego q VGS vence
inversa en VGS igual a Vp. (se corta el la tensión umbral. VGS>VT
transistor)
Para una tensión inversa VGS= 0 V, la corriente Como no existe canal, no posee una corriente
en el transistor en saturación es constante IDSS máxima definida para tensión VGS
La tensión VGS puede ser directa, provocando Es muy fácil de llevar de zona de corte a
en el transistor corrientes de saturación saturación, para el trabajo en sistemas
superiores a IDSS digitales.
Si |VGS| > |VT| se satura
Si |VGS| < |VT| se corta
34
Para los cálculos de polarización podemos establecer las siguientes relaciones:
MOSFET MOSFET
decremental, empobrecimiento, de Incremental, enriquecimiento, acumulación,
agotamiento, canal empotrado, depletion canal inducido, ensanchamiento,
type. enhancement type.
ID = Kp (VGS – Vp)2 ID = KT (VGS – VT)2
𝐼𝐷 (𝑒𝑛𝑐𝑒𝑛𝑑𝑖𝑑𝑜)
IDSS 𝐾𝑇 =
Kp= 2 (𝑉𝐺𝑆(𝑒𝑛𝑐𝑒𝑛𝑑𝑖𝑑𝑜) − 𝑉𝑇 )2
Vp
ID = I S ID = I S
IG ≈ 0 A IG ≈ 0 A
N: VGS = Vp + (ID / Kp)1/2 N: VGS = VT + (ID / KT)1/2
P: VGS = Vp - (ID / Kp)1/2 P: VGS = VT - (ID / KT)1/2

Si |VGS| > |VT| se satura
Si |VGS| < |VT| se corta
Puede verse que las fórmulas son iguales, los subíndices difieren para mostrar las características
del parámetro en el funcionamiento del transistor.
6. MODELOS PARA LOS TRANSISTORES FET
Como los JFET y los MOSFET son dispositivos controlados por tensión y exhiben características
similares, se puede aplicar el mismo modelo con una precisión razonable.
[Rashid 223, figura 5.43]

35
6.1 Modelo de corriente directa CD para un FET
Los modelos de la señal grande de los FET son no lineales.
En un MOSFET el canal de compuerta tiene una capa de óxido y se forman 2 uniones de diodo:
una entre drenaje y sustrato y otra entre la fuente y el sustrato.
𝐼𝐷 es función de 𝑉𝐷𝑆 y 𝑉𝐺𝑆
[Rashid 224, figura 5.44 (a)]
El FET de canal N tiene un diodo compuerta canal en inversa.

Para el FET canal P invertir el diodo y la fuente de corriente
Si se supone que la resistencia del diodo es infinita y en directa insignificante, los FET y MOSFET
de canal N pueden representarse por el modelo simple.
[Rashid 224, figura 5.44 (b)]
[Rashid 224, figura 5.44 (c)]

36
6.2 Modelos de corriente alterna CA de señal pequeña de un FET
Este modelo puede representarse por una fuente de corriente controlada por tensión gm*vgs
GM VGS en paralelo con una resistencia de salida ya que representa la pendiente finita de la
característica
𝐼𝐷 − 𝑉𝐷𝑆
Modelo de señal pequeña:
[Rashid 224, figura 5.45]

La fuente de corriente Norton puede representarse como fuente de tensión.
Parámetros:
µg Es ganancia de tensión a circuito abierto µg = gm * ro
gm Ganancia en transconductancia
ro Resistencia de salida de señal pequeña.
En las hojas de datos (datasheet):
Forward Transfer Admittance gm = gfs = Yfs = Y21 = ∆ID/∆VGS para VDS constante
Para JFET y MOSFET decrementales gm = 2Kp (VGS - Vp)
Para MOSFET incrementales gm = 2Kp (VGS - Vt)
ro = 1/Yos = 1/Y22
Yos Output Admittance
Para JFET y MOSFET decrementales ro tiene valores finitos
Para los transistores JFET y MOSFET decrementales

ro ≈ ID/ |VM| VM es la tensión demodulación del canal, típica VM=200V
Para MOSFET incrementales ro tiene valores muy altos, puede considerarse infinito o mucho
mayor que 10MΩ.
37
7. MODELOS Y GRÁFICAS TRANSFERENCIALES EN EL LABORATORIO VIRTUAL
TRANSISTORES FET DECREMENTALES
El laboratorio Virtual que actualmente se emplea es el Proteus. El cual emplea, principalmente,

los modelos establecidos para Pspice.
Aunque son modelos para ejecutarse sobre una computadora, pueden acercarse a un
componente real en la medida que el diseñador se acerque a su funcionamiento. Por eso, para
la simulación de los circuitos en el Laboratorio Virtual, haremos un acercamiento a la “realidad” y
primero deben obtenerse las gráficas transferenciales del modelo a emplearse.
Importante: Las definiciones de tipos de transistores FET empleadas en la conferencia, basada

en la literatura, no coincide siempre con los nombres y esquemas del simulador. Pueden aparecer
transistores MOSFET de enriquecimiento que tienen un esquema de un decremental. Debe leer
bien sus características.
En el Laboratorio Virtual, no aparecen transistores FET con el tipo “depletion”, empotrados. Pero
aparecen transistores con igual funcionamiento, al presentar canal, con el nombre de JFET.
Estos JFET ya no se explican de manera aislada en la literatura actual, pues su funcionamiento
es de canal empotrado y la fabricación va hacia los transistores MOSFET. Solo emplearemos sus
modelos para el aprendizaje y este acercamiento a la práctica.
7.1 Modelos y gráficas transferenciales en el Laboratorio Virtual para transistor

decremental canal n
Vamos a hacerlo con el modelo para el transistor:

2N3919
En su hoja de datos, del fabricante ON Semiconductor, dice: JFET
Con la siguiente representación:
La misma hoja de datos, lo explica como: Depletion.

Es decir, canal empotrado, que es el funcionamiento que interesa. Estos modelos pueden ser
empleados en la simulación de circuitos para transistores MOSFET de canal empotrado. Debe
cuidar que tengan características de tensión, corriente y potencia parecidos.
Vamos a obtener las gráficas de un supuesto transistor MOSFET de canal empotrado. ¿Cómo
hacerlo?
38
Primero: Hay que tener en cuenta las características descritas en el Proteus sobre el componente
encontrado. Y saber si es deseado para su simulación.
Por ejemplo:
Se desea emplear un transistor MOSFET de canal empotrado N, con:
VDSmax= 20 V
IDmax= 110 mA
Pmax= 300 mW
Se encuentra en el Proteus
2N3819
(No muestra características eléctricas)
En su hoja de datos aparece:

VDSmax= 25 V
IDmax= 100 mA
Pmax= 350 mW
VGS(off)max = -8 V
Por tanto, lo podemos emplear como modelo.
Si va a desarrollar un paso de amplificación de potencia, este modelo no será el adecuado y

podría errar en sus observaciones. Habría que buscar un modelo que se ajuste al amplificador
que se desea.
Para la gráfica transferencial de ID vs VGS
Segundo: Tener en cuenta los parámetros, las gráficas y sus conceptos.

Aquí aparece la corriente de saturación IDSS.
Recordemos:
IDSS es la corriente de drenaje máxima y está definida por la condición VGS=0 V y VDS>|Vp|.
Tercero: Establecer circuito equivalente:

Entonces, para obtener la gráfica transferencial de IDSS vs VGS:
Hay que establecer un circuito para ello:
No requiere valores en la tensión Vgs, se puede quedar con
0 V. Los valores necesarios se editarán para la gráfica.
Fijar de manera obligatoria un valor para Vds superior al valor
|Vp| del transistor, según las hojas de datos. Una buena
selección del valor de VDS es el que será empleado en la
polarización del circuito que desea obtener. De no fijarlo, la
gráfica que obtendrá no le servirá.
En este caso, 10 V.
Agregar una punta de prueba de CORRIENTE, que es lo que

desea graficar. En este caso para la corriente de drenador Id.
Cuarto: Se selecciona una gráfica: TRASNFER
39
Y se editan las características de sus ejes.
Eje horizontal, tomará los valores de VGS: -2 V < VGS < 1 V. (Solo se edita Source 1)
Notará que en este caso no hace falta bajar por debajo del Vpmax de la hoja de datos (-8 V), con
llegar a -2V la corriente es suficientemente pequeña para considerarla 0 A. pero Ud puede
experimentar con otros valores.
Y se ejecuta el proceso de graficado.
(Para mejor visualización se ajustaron los valores del eje horizontal)
Se obtienen dos valores importantes

IDSS = 10.0 mA, círculo amarillo, para un valor VGS= 0 V eje horizontal
Vp = -1 V, círculo rojo. Para este valor la corriente Id es suficientemente pequeña para ser
considerada 0 A (1.68 uA en la gráfica).
Para la gráfica transferencial de ID vs VDS a diferentes valores de VGS

Aquí no se va a obtener una línea para ID, sino varias, para barridos de VDS a valores
determinados de VGS.
Quinto: seleccionar otra gráfica TRANSFER

Pero en este caso se editan ambas fuentes
Source 1, para la tensión VDS drenador fuente, tomará los valores del eje x
Source 2, para VGS, con valores determinados
40
VDS toma valores desde 0 V hasta valores mayores que el de polarización, se llevó hasta 15 V
VGS sobrepasa el valor más negativo de Vp (-1 V en la gráfica anterior)
Y se agrega la misma característica ID que es la que se quiere tener.
Se logran curvas equivalentes como las que aparecen en la literatura. Sobre ellas podrá calcular
los parámetros específicos de los modelos que va a emplear.
Cálculo de los parámetros del modelo de transistor MOSFET para las simulaciones
mediante las gráficas transferenciales.
Primero: recordar para cada parámetro, su concepto.

Parámetros:
Segundo: establecer punto de trabajo del transistor.

Como no hemos llegado hasta el punto de trabajo, escogeremos el punto amarillo para cada
parámetro. Los puntos rojos y verdes, permitirán buscar las variaciones de los otros dos datos
Tercero: sacar los valores de la gráfica y calcular.
Cálculo de gm
41
Los ejes fueron modificados para mejor visualización.
Cálculo de gm:
gm = ∆ID/∆VGS para VDS constante
gm = (7.23mA – 3.03mA) / (-150mV – (-450mV) = 4.2mA / 300mV = 0.014 Ʊ
Cálculo de ro
ro = 1/Yos = 1/Y22
Yos Output Admittance
Para MOSFET decrementales ro tiene valores
ro ≈ ID/ |VM| VM es la tensión demodulación del canal, típica VM=200V
Para las simulaciones con MOSFET decrementales
En el Proteus puede calcular ro

ro = ∆VDS/∆ID para VGS constante
Puede tomar a VGS constante en el punto de operación donde situó al transistor.
42
Los ejes fueron modificados para mejor visualización.
ro = ∆VDS/∆ID para VGS constante
ro = (14V – 5.99V) / (4.91mA – 4.90mA) = 8.01V / 0.01 mA = 801 kΩ
Cálculo de µg Ganancia de tensión a circuito abierto

µg = gm * ro
µg = gm * ro = 0.014 Ʊ * 801 kΩ
µg = 11.214 será la ganancia máxima, sin carga conectada, que tendrá ese transistor en el punto
de operación escogido.

incremental canal N
2N7000G
En su hoja de datos: N-Channel Enhancement-Mode
VDSmax= 60 V
ID(on)(min)= 75 mA
RDS(on)= 5.0 Ω
Vgs(th) está entre 0.8 y 3.0 V para Id=1 mA, este es Vt
Primero: Hay que tener en cuenta las características descritas en el

Proteus sobre el componente encontrado. Y saber si es deseado para su
simulación.
Por ejemplo:
Small signal, 200 mA, 60 V
Con el modelo Spice 2N7000
43
Estos transistores de enriquecimiento no tienen corriente de saturación I DSS.
Recordemos:
ro Resistencia de salida de señal pequeña tiende a infinito en los FET de enriquecimiento
Entonces, para obtener la gráfica transferencial de IDSS vs VGS:

No requiere valores en la tensión Vgs, se puede quedar con 0
V. Los valores necesarios se editarán para la gráfica.
Fijar de manera obligatoria un valor para Vds superior al valor
esperado de |Vt| del transistor (en este caso mayor a 3.0 V).
Una buena selección del valor de VDS es el que será empleado

en la polarización del circuito que desea obtener. De no fijarlo,
la gráfica que obtendrá no le servirá.
En este caso, 10 V.
Agregar una punta de prueba de CORRIENTE, que es lo que

desea graficar. En este caso para la corriente de drenador Id.

Eje horizontal, tomará los valores de VGS: 0 V < VGS < 5 V. (Solo se edita Source 1)
Como es un transistor de MOSFET enriquecimiento canal N, Vt (VGSth umbral) es positivo.
44
Podemos tomar Vth = 2.34 V. Señalizado con un punto amarillo. A la izquierda del punto se
considera que no hay corriente Id y el transistor está cortado. A la derecha si hay corriente Id y el
transistor está saturado.

Aquí no se va a obtener una línea para ID, sino varias, para barridos de V DS a valores

VDS toma valores desde 0 V hasta 15 V.

VGS debe sobrepasar el umbral que en este caso fue de 2.36 V. Entonces el rango de trabajo es
2 V <Vgs <5 V.
45
Y se tiene una gráfica transferencial para trabajar con el transistor.

Parámetros:

Cálculo de gm
Cálculo de gm:
gm = (228.0mA – 66.1mA) / (4.70V – (3.50V) = 161.9mA / 1.2V = 134.92 mƱ
46
Cálculo de ro
mayor que 10MΩ.

incremental canal P
Acostumbrados a la lógica positiva, donde la referencia o tierra es 0V, y la fuente de alimentación

una tensión positiva, hay que tener cuidado con la polarización de este transistor donde la tensión
compuerta fuente Vgs queda entre la compuerta y la fuente. A diferencia del canal N que Vgs es
entre compuerta y el común, tierra.

IRF4905
En su hoja de datos: P-Channel
VDSmax= -55 V
ID(on)(min)= -74 A (Transistor de potencia)
RDS(on)= 0.02 Ω
Vgs(th) está entre -2 y -4 V para Id=-250 µA, este es Vt
Primero: Hay que tener en cuenta las características descritas en el

Proteus sobre el componente encontrado. Y saber si es deseado para su
simulación.
Por ejemplo:
-55V, -74ª, 200W
Con el modelo Spice irf4905

Estos transistores de enriquecimiento no tienen corriente de saturación I DSS.
Recordemos:
ro Resistencia de salida de señal pequeña tiende a infinito en los FET de enriquecimiento
Entonces, para obtener la gráfica transferencial de IDSS vs

VGS:
No requiere valores en la tensión Vgs, se puede quedar con
0 V. Los valores necesarios se editarán para la gráfica.
Fijar de manera obligatoria un valor para Vds superior al
valor esperado de |Vt| del transistor (en este caso mayor a
3.0 V).
47
Una buena selección del valor de VDS es el que será empleado en la polarización del circuito que
desea obtener. De no fijarlo, la gráfica que obtendrá no le servirá.
En este caso, 10 V.
Agregar una punta de prueba de CORRIENTE, que es lo que desea graficar. En este caso para
la corriente de drenador Id.

Eje horizontal, tomará los valores de VGS: -2 V < VGS < -5 V. (Solo se edita Source 1)
Como es un transistor de MOSFET enriquecimiento canal P, Vt (VGSth umbral) es negativo, debido
a:
Vgs = Vg – Vs y Vs está conectado a la fuente de alimentación, es de valor mayor.
Podemos tomar Vth = -3.60 V. Señalizado con un punto amarillo. A la derecha del punto se
considera que no hay corriente Id y el transistor está cortado. A la izquierda si hay corriente Id y
el transistor está saturado.

Aquí no se va a obtener una línea para ID, sino varias, para barridos de V DS a valores
48
VDS toma valores desde -15 V hasta 0 V.

VGS debe sobrepasar el umbral que en este caso fue de -3.60 V. Entonces el rango de trabajo es
-5 V <Vgs <0 V.
Y se tiene una gráfica transferencial para trabajar con el transistor.

Parámetros:
49
Cálculo de gm
Cálculo de gm:
gm = (-19 A) – (-2.37 A) / ((-5.0 V) – (-4.0 V)) = -16.63A / (-1 V) = 16.63 Ʊ
Cálculo de ro
mayor que 10MΩ.
50
8. TRANSISTORES FET EN CONMUTACIÓN
Actualmente, la electrónica es digital o de conmutación.
Conmutación: Movimiento del punto de operación del transistor de Corte a Saturación y de Saturación a
corte.
Los microprocesadores y microcontroladores dominan el escenario y se construyen o basan en
los MOSFET de enriquecimiento por ser muy fáciles de trabajar en conmutación o en modo digital
porque:
CORTADO: |VGS|<|Vth|
SATURADO: |VGS|>|Vth| (Vth es Vt en la gráfica).
Para emplearlos en conmutación, tener cuidado que los puntos de corte y saturación no queden
cerca. En esto se basa el mundo digital moderno.
Para tratar los transistores FET en conmutación, emplearemos los transistores ideales para ello,
los transistores MOSFET de canal inducido o de enriquecimiento.
8.1 Transistores canal N en conmutación
El punto rojo está en la zona de corte. La corriente de drenador es prácticamente cero I D=0 A y
la tensión entre compuerta y fuente menor que la tensión umbral, V GS<Vth (Vth es Vt en la gráfica).
El punto verde está en la zona de saturación. La corriente de drenador es mayor que 0, ID>>0 A
y la tensión entre compuerta y fuente mayor que la tensión umbral, V GS>Vth (Vth es Vt en la
gráfica).
MOSFET Incremental CANAL N
Región de
ID ID ruptura
VDSsat=VGS-Vt
7 VGS=+1V
6 6
Región Región de
5 de saturación 5 Región VGS=+7V
corte óhmica
4 4
3 3
VGS=+5V
2 2
VGS=+4.5V
1 1
Vt=+2 V VGS=+3V
0 0
Región de corte VGS=Vt=+2V
0 1 2 3 4 5 6 7 8 VGS 0 5 10 15 20 25 30 VBD 60
51
Comencemos a trabajar.
Polaricemos un transistor MOSFET de canal N en conmutación para manejar una carga.

La entrada son pulsos entre 0 y 5 V para desconectar y conectar la carga.
MOSFET 2N7002
Vth=2.5 V
+15V
CARGA
Entrada
Circuito Electrónico Circuito Equivalente
Es muy simple el funcionamiento:

Cuando la entrada tiene 0 V, la tensión VGS<Vth, 0 V<2.V, transistor cortado, no hay corriente por
drenador, interruptor abierto, no circula corriente a través de la carga.
Si la Entrada está en 5 V, VGS>Vth, 5 V > 2.5V, transistor saturado, circula corriente por drenador,
interruptor cerrado, circula corriente a través de la carga.
Así de simple.
Como los transistores FET no consumen corriente por la compuerta, se coloca un resistor de
valor estándar, 10 kΩ.
El resistor de 100 kΩ ayuda en el proceso de cambio de nivel de la señal de entrada.
Desde el punto de vista lógico, si están en CORTE es interruptor abierto. Si están SATURADO,
interruptor cerrado.
52
Podemos trabajar con el siguiente esquema en bloques:
VDD2
Carga
VDD1 D
Q1
Circuito 1 Vo VGS G
R1 S
Figura 1
El Circuito 1 puede ser: La Carga puede ser:

Microprocesador Un relevador o relay
Microcontrolador Resistor con LED
Circuito digital Un Motor de CD
Amplificador operacional Bocina o Circuito de alarma
Circuito analógico Otro circuito
Y los cálculos son mínimos:
R1
El transistor MOSFET enriquecimiento apenas consume corriente por la compuerta G, por lo que R1 la
asume el diseñador, 10 kΩ, 100 kΩ, 1 MΩ
El transistor
La corriente IDmax del transistor dada por el fabricante del transistor debe ser mayor que la corriente que
circulará por la carga
IDmax > Icarga
Funcionamiento:
El transistor se satura cuando VGS > Vth y circula corriente por la carga. Como se desprecia la corriente
de compuerta IG, entonces Vo = VGS, por tanto, el transistor se satura cuando Vo > Vth
Mientras Vo < Vth estará cortado y la carga desconectada.

Si su transistor siempre está en uno de esos estados (corte o saturación), desde que la fuente se enciende
hasta que se apaga, sin que se puedan intercambiar, su transistor ciertamente está en corte o saturación,
pero no en conmutación como se está indicando.
Se empleará lógica positiva

0 lógico = nivel bajo de tensión
1 lógico = nivel alto de tensión
53
1. EJERCICIO
Para el circuito que se muestra,
a) Complete la tabla
b) Diga cuál es su función lógica
c) Realice las simulaciones en el Laboratorio Virtual
IN Y2
0
1
8.2 Transistores canal P en conmutación

El punto rojo está en la zona de corte. La corriente de drenador es prácticamente cero I D=0 A y
la tensión entre compuerta y fuente menor que la tensión umbral, |V GS|<|Vth| (Vth es Vt en la
gráfica).
El punto verde está en la zona de saturación. La corriente de drenador es mayor que 0, I D>>0 A
y la tensión entre compuerta y fuente mayor que la tensión umbral, |V GS|>|Vth| (Vth es Vt en la
gráfica).
MOSFET Incremental CANAL P
ID Región de
R ID ruptura
VDSsat=VGS-Vt
e 7 VGS=-6V
g
i 6 6
ó
n 5 5 Región VGS=-5V
óhmica
Región de d 4 4
saturación Región de saturación VGS=-4V
e
3 3
c VGS=-3.5V
o 2 2
r VGS=-3V
t 1 1
e VGS=-1.5V
VGS 0 0
Región de corte VGS=Vt=-1V
-6 -5 -4 -3 -2 -1 0 0 -5 -10 - 15 -20 -25 -30 VBD -60
Vt=-1 V
Comencemos a trabajar.
54
Variante 1: VDD1 = VDD2
Polaricemos un transistor MOSFET de canal P en conmutación para manejar una carga.
Puede ser un circuito equivalente al mostrado:
VDD1 VDD1 = VDD2 VDD2
VGS S
Generador
Vo
de señal de
control R1 D
Carga
GND2
GND1
Ahora el funcionamiento es contrario:

Cuando Vo es un nivel bajo, la diferencia de potencial entre Gate y S fuente es grande, supera la tensión Vt y el
transistor se satura y conduce.
Para el caso que Vo tome valores próximos a VDD1 (igual a VDD2) la tensión V GS se aproxima a cero, menor que Vt
y el transistor se corta.
Y así, de manera muy fácil, se manejan cargas que deben estar conectadas al común o tierra.
Variante 2: VDD1 ˂ VDD2

Polaricemos un transistor MOSFET de canal P en conmutación a diferentes tensiones.
Puede ser un circuito equivalente al mostrado:
55
Aquí se da una situación que no permite un correcto funcionamiento.
Si la señal de entrada está próxima a cero, la compuerta y la fuente tienen una diferencia de
potencial grande y el transistor satura.
Si la señal de entrada es nivel alto para la fuente de alimentación VDD1, la diferencia de potencial
entre compuerta y fuente SIGUE SIENDO GRANDE, mayor que Vt y el transistor SIGUE saturado
y no ocurre el cambio esperado.
¿Cómo se resuelve?
Con un resistor pull-up.
Rpull-up es un resistor que permita elevar la tensión en la compuerta cuando es necesario.
Si la señal de entrada se aproxima a 0 V, la diferencia entre compuerta y fuente es alta, mayor

que Vt y el transistor satura.
Si la señal de entada tiende a VDD1 y el resistor Rpull-up se calcula adecuadamente, la tensión en

la compuerta se aproxima a VDD2, la diferencia con la tensión en fuente es pequeña, menor que
Vt, y se corta el transistor.
¿Cómo calcular Rpull-up para que funcione correctamente?
La entrada son pulsos entre 0 y 5 V para desconectar y conectar la carga.

MOSFET 2N7002
Vth=2.5 V
56
57

Conferencia Funcionamiento Basico de Los FET

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Conferencia Funcionamiento Basico de Los FET

Cargado por

Copyright:

Formatos disponibles

ELECTRÓNICA ANALÓGICA I

Tema 3: Circuitos con transistores

3. (Boylestad Elec) Boylestad, R and Nashelsky – Electrónica: Teoría de circuitos y dispositivos

Antecedentes y motivaciones de la asignatura.

En el desarrollo de la Electrónica aparecieron los Transistores de Efecto de Campo (FET) que

El terminal conectado a la zona p, se llama Ánodo.

Figura 1.12 (Boylestad Elec pág 10)

- Vj + FIGURA 1.12 Una unión tipo p-n con

Bajo condiciones de equilibrio térmico, no

Un diodo polarizado en inversa es: Ánodo conectado a tensión negativa, y el Cátodo a

Figura 1.13 (Boylestad Elec pág 12)

Observe que la dirección de Is se opone a la flecha del símbolo del diodo.

Un diodo polarizado en directa es: Ánodo conectado a tensión positiva, y el Cátodo a

(Rashid 2000 2.5 pág 34)

La aplicación de un potencial de polarización en directa VD “presionará” a los electrones en el

1.4 Corriente de portadores mayoritarios en el diodo

La corriente de portadores mayoritarios en un diodo polarizado en directa, puede describirse,

(2.1) (Rashid 2000 pág 35)

La tensión VT en la ecuación (1.1) se llama tensión térmica y está determinada por

(2.2) (Rashid 2000 pág 36)

1.5 Gráfica transferencial de un diodo rectificador

La gráfica transferencial o la función transferencial, es la visión gráfica del comportamiento de la

La gráfica transferencial del diodo se puede representar, aproximadamente, empleando la

Para Boylestad esta tensión de umbral se llama tensión de rodilla VK.

Región Región Región directa

Figura 2.10. Característica del diodo semiconductor de silicio

En esta región, vD > 0.

Región de polarización inversa

En esta región, VD < 0, esto es, vD es negativo.

El funcionamiento en la región de ruptura no destruye el diodo, siempre que la disipación de

1.6 Efectos de la temperatura

La temperatura puede tener un marcado efecto en las características de un diodo semiconductor

En la región de polarización en directa las características de un diodo de silicio se

En la región de polarización en inversa la corriente de saturación en inversa de un diodo

La tensión de saturación en inversa de un diodo semiconductor se incrementará o reducirá

La corriente de fuga IS depende de la temperatura de unión Tj (en grados Celsius), y se

esto es, Is casi se duplica por cada 10 °C de aumento de temperatura.

El umbral de tensión VTD también depende de la temperatura Tj. Conforme aumenta la

Es obligatorio pensar que cambios en la temperatura, provocarán desplazamientos y

No se puede dejar todo a la costumbre de diseñar a la temperatura de 25 oC, idealmente única y

La electrónica actual podría llamarse la electrónica del transistor semiconductor. Desarrollándose

Transistores de Efecto de Campo (Field Efect Transistor)

(Boylestad Elec, Cap.6.1, pág. 369, primer párrafo)

Pines de los transistores FET

Características generales de los FET

2.1 Influencia de la sección transversal en la intensidad de corriente eléctrica

Recordemos, primeramente, cómo influye la sección transversal en el nivel de una corriente

R resistencia eléctrica a una temperatura de referencia (25 oC normalmente)

Estudiar Boylestad Cto. Capítulo 3, 3.1, 3.2. pág 59-63

La Ley de Ohm nos dice:

La corriente es igual a la diferencia de potencial entre la resistencia:

¿Cómo se abre o cierra la llave para tener mayor o menor corriente?

Existen dos tipos de FET: de canal n y de canal p.

Las regiones de compuerta se hacen con material tipo p+

Sin polarización aplicada, aparecen regiones de

Figura 6.3 (Boylestad Elec pág 370)

En el de canal p, los dos materiales tipo n (azul

3.1 Funcionamiento de un transistor FET

En operación normal, el drenaje de un FET de canal n se

Las dos uniones pn que se forman entre la compuerta y el

Figura (a) polarización de un transistor FET canal n

En un FET de canal p, el drenaje se mantiene con un potencial

Las dos uniones pn siguen inversamente polarizadas, y la

La corriente de drenaje de un FET de canal p es producida