Tema 01-Z-Tema 5 de Fundamentos de Electronica

Escuela de Ingeniería de Telecomunicación de Vigo
Departamento de Tecnología Electrónica

Circuitos Lógicos Digitales
FUNDAMENTOS DE
ELECTRÓNICA
TEMA 5
CIRCUITOS LÓGICOS DIGITALES
Conceptos básicos.
Especificaciones eléctricas de las puertas lógicas.
Inversor NMOS con resistencia de Pull-up.
Inversor CMOS.
Puertas NOR y NAND CMOS
Tema 5 - 1
• En este tema se presenta el concepto de familia lógica.
• Se estudian los conceptos básicos de sistemas digitales.
• Se abordan las especificaciones eléctricas que hay que tener en cuenta al

diseñar o utilizar puertas lógicas.
• Se analiza el diseño y funcionamiento de inversores NMOS y CMOS.
• Se muestra el circuito de puertas NOR y NAND de la familia lógica CMOS
Tema 5 - 2
os: • Realizar una introducción a los circuitos lógicos digitales.

t iv
je • Analizar los circuitos digitales a nivel de dispositivo.
Ob
• Presentar las diferentes familias lógicas que existen hoy en día.
• Revisar los conceptos básicos de los sistemas digitales como son las variables lógicas y el
álgebra de Boole.
• Describir las puertas lógicas básicas: NOT, AND, OR, NAND, NOR y XOR.
• Analizar las especificaciones eléctricas de las puertas lógicas: tensiones, corrientes de entrada
y salida, márgenes de ruido, fan-out, disipación de potencia, retardo de propagación, etc.
• Estudiar los conceptos básicos del diseño de puertas lógicas en tecnología CMOS.
Tema 5 - 3
CONTENIDOS (Hambley, Capítulo 6):

1. Familias lógicas (pag. 361)
2. Conceptos básicos (pag. 362)
2.1. Variables lógicas y palábras digitales
2.2. La puerta AND
2.3. El inversor lógico
2.4. La puerta OR
2.5. Las puertas NAND, OR, XOR
2.6. Suficiencia lógica de las puertas NAND y NOR
3. Especificaciones eléctricas de las puertas lógicas (pag. 366)
3.1. Valores lógicos
3.2. Lógica positiva y negativa
3.3. Característica de transferencia de los inversores lógicos
3.4. Márgenes de ruido
3.5. Corrientes de entrada y salida
3.6. Fan-out
3.7. Consideraciones respecto a la alimentación
3.8. Disipación de potencia
3.9. Retardo de propagación
3.10. Producto velocidad-potencia
3.11. Pulsos falsos (glitch)
Tema 5 - 4
CONTENIDOS (Hambley, Capítulo 6):

4. Inversor NMOS con resistencia de pull-up (pag. 377)
4.1. Funcionamiento básico
4.2. Resistencia en conducción del transistor NMOS
4.3. Análisis con la línea de carga
4.4. Diseño del inversor MOS con resistencia de pull-up
5. Respuesta dinámica del inversor NMOS con resistencia de pull-up (pag. 384)
5.1. La transición de nivel bajo a nivel alto
5.2. La transición de nivel alto a nivel bajo
5.3. Otros tipos de inversores MOS
6. El inversor CMOS (pag. 393)
6.1. Análisis gráfico
6.2. Característica de transferencia
7. Puertas NOR y NAND CMOS (pag. 403)
8. Ejemplo de puertas lógicas en otras tecnologías
Tema 5 - 5
1. FAMILIAS LÓGICAS
Familia lógica: grupo de circuitos integrados (CI) basados en la misma
tecnología de fabricación y diseñados para ser compatibles entre sí.
• Familias lógicas más importantes:
- RTL (Resistor-Transistor Logic)
- DTL (Diode Transistor Logic)
- TTL (Transistor-Transistor Logic)
- HTL (High Threshold Logic)
- CMOS (Complementary Metal-Oxide Semiconductor Logic)
- ECL (Emitter-Coupled Logic)
Tema 5 - 6
DISEÑO DE SISTEMAS DIGITALES

ASIC
Tarjetas de (Application
circuito impreso Specific
Evolución
con CI Integrated
Circuit)
Tema 5 - 7
ASIC (Application Specific Integrated Circuit):
- Único chip que contiene los circuitos analógicos y digitales y

sus interconexiones para una aplicación determinada
- Mejor solución para sistemas electrónicos complejos
- Tamaño pequeño
- Grandes prestaciones
- Coste bajo
Tema 5 - 8
2. CONCEPTOS BÁSICOS
Variables lógicas y palabras digitales Variable lógica
Palabra digital
o
Byte (octeto)
Tema 5 - 9
La puerta AND
Tema 5 - 10
Tema 5 - 11
La puerta AND
• Es una de las puertas básicas con las que se construyen todas

las funciones lógicas.
• Puede tener dos o más entradas.
• Realiza la multiplicación lógica
Símbolo lógico Clásico ANSI/IEEE Std. 91-1984
a a &
a.b a.b
b b
Tema 5 - 12
Funcionamiento:
& &
& &
Tabla de verdad: A B A⋅B

0 0 0
0 1 0
1 0 0
1 1 1
Tema 5 - 13
El inversor lógico (puerta NOT)

Realiza la operación de inversión
(cambia un nivel lógico al opuesto).
En términos de bits, cambia un 1 por un 0 y viceversa.

_
1 _
a a a a
Funcionamiento del inversor con un impulso de entrada: Cronograma:
Tema 5 - 14
Tabla de verdad: A A
0 0
1 0
Ejemplo: Al inversor de la figura se le aplica una señal. Determinar la

forma de onda de la salida correspondiente a la entrada y dibujar el
A
diagrama de tiempos.
Tema 5 - 15
La puerta OR
• Es otra de las puertas básicas con las que se construyen todas

las funciones lógicas.
• Puede tener dos o más entradas.
• Realiza la suma lógica
a a ≥1
a+b a+b
b b
Tema 5 - 16
Funcionamiento:
≥1 ≥1
≥1 ≥1
Tabla de verdad: A B A+B

0 0 0
0 1 1
1 0 1
1 1 1
Tema 5 - 17
Álgebra booleana
Por el matemático George Boole (1815-1864)
Tema 5 - 18
Puertas NAND, NOR y XOR

La puerta NAND
• Es equivalente a una puerta AND seguida de un inversor.
____ & ____

a a
a.b a.b
b b
Tabla de verdad: A B A⋅B

0 0 1
0 1 1
1 0 1
1 1 0
Tema 5 - 19
La puerta NOR
• Es equivalente a una puerta OR seguida de un inversor.
a ____ a ≥1 ____
a+b a +b
b b
Tabla de verdad: A B A+B

0 0 1
0 1 0
1 0 0
1 1 0
Tema 5 - 20
La puerta XOR (OR exclusiva)
a b a ⊕ b
Su salida se pone a nivel alto
0 0 0
sólo cuando las dos entradas
0 1 1
están a niveles lógicos 1 0 1
opuestos. 1 1 0
a a =1
a ⊕ b a ⊕ b
b b
Tema 5 - 21
Suficiencia lógica de las puertas NAND y NOR
Ecuaciones clave del Álgebra de Boole: Leyes de De Morgan
Leyes de De Morgan
• El complemento de una suma de
variables es igual al producto de los
a + b + c + ... = a. b .
c .
... complementos de las variables.
a .
b .
c .
... = a + b + c + ... • El complemento de un producto de
variables es igual a la suma de los
complementos de las variables.
Las
Las funciones
funciones elementales
elementales suma, producto ee inversi
suma, producto
suma ón
inversión
ógica yy en
llógica en general
general cualquier
cualquier suma
suma oo producto
producto llógico
ógico
pueden
puedenrealizarse
realizarsemediante
mediantelas
lasfunciones
funcionesNOR
NORyyNAND.
NAND.
Tema 5 - 22
PROBLEMA
• Problema 6.5 (pag. 418)

Obtener la tabla de verdad para la siguiente expresión booleana:
D = A⋅B⋅C + A⋅B
Tema 5 - 23
PROBLEMA

Escribir una expresión booleana para la salida del siguiente
circuito lógico:
Tema 5 - 24
TRABAJO DEL ALUMNO

Realizar los problemas 6.1, 6.3, 6.5, 6.6, 6.7, 6.8, 6.9 y 6.10
(página 418).
Tema 5 - 25
3. ESPECIFICACIONES ELÉCTRICAS DE LAS

PUERTAS LÓGICAS
Valores lógicos. Lógica positiva y negativa
al reves, lógica negativa
Tema 5 - 26
Ejemplo: familia lógica TTL (Transistor-Transistor Logic)
Tema 5 - 27
Características de transferencia de los inversores lógicos

Característica de transferencia:
Representación de la tensión de salida en función de la tensión
de entrada
Tema 5 - 28
Márgenes de ruido
• Ruido: fluctuaciones no deseadas en la tensión real de una

señal lógica:
- Variaciones de la tensión de alimentación
- Acoplamiento de otras señales
- Ruido térmico (movimiento aleatorio de los electrones)
• El ruido es inevitable en los sistemas electrónicos.
• Consideraciones de diseño:
- Los niveles de tensión de salida deben estar lo más
alejados que sea posible
- Amplios márgenes para las tensiones de entrada como
variables lógicas válidas
Tema 5 - 29
Especificaciones:
-VIL: Máxima tensión de entrada que se
garantiza como “0” lógico
-VIH: Mínima tensión de entrada que se
garantiza como “1” lógico
-VOL: Máxima tensión de salida generada
como “0” lógico
-VOH: Mínima tensión de salida generada
margen de ruido superior
como “1” lógico
margen de ruido inferior
Tema 5 - 30
Corrientes de entrada y salida
Especificaciones:
- IOH: Corriente de salida que la puerta es capaz de suministrar cuando está a nivel alto
- IOL: Corriente máxima que la puerta puede absorber cuando está a nivel bajo
- IIL: Corriente máxima de entrada cuando está a nivel bajo
- IIH: Corriente máxima de entrada cuando está a nivel alto
Tema 5 - 31
Fan-out
Fan-out:
Número de terminales de
entrada conectados a una
salida
max(fan-out) = min[ IOH/IIH ; IOL/IIL ]
Tema 5 - 32
Tener
Tener en
en cuenta
cuenta lala carga
carga capacitiva
capacitiva que
que supone
supone
lala entrada
entrada de
de una
una puerta
puerta lógica
lógica aa lala puerta
puerta
excitadora
excitadora
dv
i=C
dt
Problemas:
- Transiciones rápidas de tensión => Grandes corrientes de excitación
- Tiempos de conmutación
LOS FABRICANTES PROPORCIONAN UN VALOR

MÁXIMO DE FAN-OUT PARA CADA FAMILIA LÓGICA
Tema 5 - 33
Consideraciones respecto a la alimentación
Interesante diseñar circuitos digitales para lograr una disipación mínima de

potencia:
- Potencia estática o potencia en reposo: Potencia suministrada por la fuente de
alimentación cuando los niveles lógicos son constantes
- Disipación mínima de potencia => coste inferior de la fuente de alimentación,
temperatura de trabajo menor, mayor fiabilidad, coste menor en disipadores y
ventiladores Tema 5 - 34
Disipación de potencia dinámica
- Carga almacenada en el condensador: Q = CL ⋅ VSS

- Energía suministrada por la fuente de alimentación: E = Q ⋅ VSS = CL ⋅ VSS2
- Potencia dinámica: Pdin = f ⋅ CL ⋅ VSS2
Tema 5 - 35
Retardo de propagación
Tema 5 - 36
Impulsos ideales
Impulsos reales
Tema 5 - 37
- tPHL: Retardo de propagación de nivel alto al nivel bajo en la salida

- tPLH: Retardo de propagación de nivel bajo al nivel alto en la salida
t PHL + t PLH
- Retardo de propagación medio: t PD =
2
Tema 5 - 38
Producto velocidad-potencia
• Indicador de la calidad global de una familia lógica:

A menor producto mayor calidad
• Depende de:
- Fan-out
- Carga capacitiva
- Frecuencia de trabajo
Tema 5 - 39
Pulsos falsos (glitch)

• Retardos de propagación =>
pueden producir salidas inesperadas (transitorios)
Tema 5 - 40
EJERCICIOS
• Ejercicio 6.3 (pag. 375)

Un determinado inversor lógico funciona con una alimentación de
5V y posee las siguientes especificaciones:
VIL = 2V
VIH = 4V
VOL = 1V
VOH = 4,5V
Hallar el margen de ruido de 0 lógico y de 1 lógico
Tema 5 - 41

Si la señal de entrada está a nivel bajo el interruptor está abierto.
Si la entrada está a nivel alto el interruptor está cerrado.
Hallar la salida como una combinación booleana de las entradas.
Tema 5 - 42

Un inversor lógico conmuta entre los noveles alto y bajo a una
frecuencia de 100 MHz. La tensión de alimentación es de 5 V y
los niveles de salida son de 5 V y de 0 V. El inversor excita una
capacidad de carga de 2 pF. Calcular la disipación de potencia
dinámica.
Tema 5 - 43

Un chip tiene 50.000 puertas que tienen una disipación de
potencia estática igual a cero. En el peor caso, la salida de cada
puerta oscila a 200 MHz. La disipación de potencia dinámica
total permitida para el chip es de 10 W. La tensión de
alimentación es de 5 V. Determinar la capacidad de carga
permitida para cada puerta.
Tema 5 - 44
TRABAJO DEL ALUMNO

Realizar los problemas sección 6.2 (páginas 418-419).
Tema 5 - 45
4. INVERSOR NMOS CON RESISTENCIA DE PULL-UP
Funcionamiento básico
Tema 5 - 46
Resistencia en conducción del transistor NMOS
Como vO = vDS, cuando vO ≈ 0 el NMOS funciona en la región

óhmica y se tiene:
[
iD = K 2 ⋅ (vGS − Vto ) ⋅ vDS − vDS
2
]
vO ≈ 0 => vDS2 es despreciable:
iD = K [2 ⋅ (vGS − Vto ) ⋅ vDS ] ⇒ Ron =

vDS 1
=
iD 2 ⋅ K ⋅ (vGS − Vto )
Interesa que Ron sea pequeña => K sea grande
⎛W ⎞ KP Diseñar el transistor con una

K =⎜ ⎟
⎝L ⎠ 2 relación W/L grande
Tema 5 - 47
Análisis con la línea de carga
Ejemplo de análisis suponiendo los siguientes valores:

RD = 90K, VDD = 5V, Vto = 1V, KP = 50 µA/V2, λ = 0, W/L = 1/2
Tema 5 - 48
Diseño del inversor MOS con resistencia de pull-up
TRABAJO DEL ALUMNO

Estudiar el ejemplo 6.1 (página 380) de consideraciones de diseño
de un inversor MOS.
Realizar el problema D6.32 de la página 419.
Tema 5 - 49
5. RESPUESTA DINÁMICA DEL INVERSOR NMOS CON

RESISTENCIA DE PULL-UP
La transición de nivel bajo a nivel alto
t
−
vO (t ) = V f − (V f − Vi ) ⋅ e τ
Cálculo de parámetros
(página 384)
Tema 5 - 50
La transición de nivel alto a nivel bajo
Transición más rápida que la de nivel bajo a nivel alto
Tema 5 - 51
Otros tipos de inversores MOS
Resistencia ocupa más

espacio de integración
que un FET =>
Sustituir por un FET
Tema 5 - 52
EJERCICIOS

Considere un inversor NMOS con resistencia de pull-up.
¿Qué efecto tiene el aumentar RD sobre los parámetros tPLH, tPHL,
VOH, VOL, el área del chip?
Tema 5 - 53

¿Qué efecto tiene el aumentar W/L sobre los parámetros tPLH,
tPHL, VOH, VOL?
Tema 5 - 54

¿Qué efecto tiene el aumentar la capacidad de carga sobre los
parámetros tPLH, tPHL, VOH, VOL?
Tema 5 - 55
PROBLEMA
Considere el inversor mostrado en la figura. Cuando la entrada
vI está a nivel alto el interruptor está cerrado y cuando la entrada
está a nivel bajo el interruptor está abierto. Deduzca una
expresión para tPHL en términos de las resistencias y de la
capacidad de carga.
Tema 5 - 56
6. EL INVERSOR CMOS
Consumo de potencia estática es nulo
Tema 5 - 57
Análisis gráfico
Tema 5 - 58
Característica de transferencia
Tema 5 - 59
TRABAJO DEL ALUMNO

Realizar los ejercicios 6.14 (página 397), 6.15 (página 398).

Un inversor CMOS se construye con dispositivos simétricos que
tienen Vton = 0,6 V y Vtop = -0,6 V y |K| = 100 µA/V2. Hallar la
corriente a través del inversor si vI = VDD/2 y VDD = 3 V. Suponga
una carga en circuito abierto.
Tema 5 - 60
7. PUERTAS NOR Y NAND CMOS
Tema 5 - 61
Tema 5 - 62
TRABAJO DEL ALUMNO

Realizar el ejercicio 6.20 (página 410).
Hacer el mismo ejercicio pero con el circuito de la figura 6.40.
Realizar el problema 6.69 (página 6.69)
Tema 5 - 63
8. EJEMPLOS DE PUERTAS LÓGICAS EN OTRAS

TECNOLOGÍAS
Tema 5 - 64
Tecnología
TTL
Tema 5 - 65

Tema 01-Z-Tema 5 de Fundamentos de Electronica

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema 01-Z-Tema 5 de Fundamentos de Electronica

Cargado por

Copyright:

Formatos disponibles

Escuela de Ingeniería de Telecomunicación de Vigo

Departamento de Tecnología Electrónica

• En este tema se presenta el concepto de familia lógica.

• Se estudian los conceptos básicos de sistemas digitales.

• Se abordan las especificaciones eléctricas que hay que tener en cuenta al

• Se analiza el diseño y funcionamiento de inversores NMOS y CMOS.

• Se muestra el circuito de puertas NOR y NAND de la familia lógica CMOS

os: • Realizar una introducción a los circuitos lógicos digitales.

CONTENIDOS (Hambley, Capítulo 6):

CONTENIDOS (Hambley, Capítulo 6):

DISEÑO DE SISTEMAS DIGITALES

ASIC (Application Specific Integrated Circuit):

- Único chip que contiene los circuitos analógicos y digitales y

- Mejor solución para sistemas electrónicos complejos

• Es una de las puertas básicas con las que se construyen todas

Símbolo lógico Clásico ANSI/IEEE Std. 91-1984

Tabla de verdad: A B A⋅B

El inversor lógico (puerta NOT)

Símbolo lógico Clásico ANSI/IEEE Std. 91-1984

Funcionamiento del inversor con un impulso de entrada: Cronograma:

Ejemplo: Al inversor de la figura se le aplica una señal. Determinar la

• Es otra de las puertas básicas con las que se construyen todas

Símbolo lógico Clásico ANSI/IEEE Std. 91-1984

Tabla de verdad: A B A+B

Puertas NAND, NOR y XOR

• Es equivalente a una puerta AND seguida de un inversor.

Símbolo lógico Clásico ANSI/IEEE Std. 91-1984

____ & ____

Tabla de verdad: A B A⋅B

• Es equivalente a una puerta OR seguida de un inversor.

Símbolo lógico Clásico ANSI/IEEE Std. 91-1984

Tabla de verdad: A B A+B

La puerta XOR (OR exclusiva)

Símbolo lógico Clásico ANSI/IEEE Std. 91-1984

Suficiencia lógica de las puertas NAND y NOR

Ecuaciones clave del Álgebra de Boole: Leyes de De Morgan

• Problema 6.5 (pag. 418)

• Problema 6.6 (pag. 418)

TRABAJO DEL ALUMNO

3. ESPECIFICACIONES ELÉCTRICAS DE LAS

al reves, lógica negativa

Ejemplo: familia lógica TTL (Transistor-Transistor Logic)

Características de transferencia de los inversores lógicos

• Ruido: fluctuaciones no deseadas en la tensión real de una

Corrientes de entrada y salida

max(fan-out) = min[ IOH/IIH ; IOL/IIL ]

LOS FABRICANTES PROPORCIONAN UN VALOR

Consideraciones respecto a la alimentación

Interesante diseñar circuitos digitales para lograr una disipación mínima de

Disipación de potencia dinámica

- Carga almacenada en el condensador: Q = CL ⋅ VSS

- tPHL: Retardo de propagación de nivel alto al nivel bajo en la salida

• Indicador de la calidad global de una familia lógica:

Pulsos falsos (glitch)

• Ejercicio 6.3 (pag. 375)

Hallar el margen de ruido de 0 lógico y de 1 lógico

• Ejercicio 6.4 (pag. 376)

• Ejercicio 6.5 (pag. 376)

• Ejercicio 6.6 (pag. 377)

TRABAJO DEL ALUMNO

4. INVERSOR NMOS CON RESISTENCIA DE PULL-UP

Resistencia en conducción del transistor NMOS

Como vO = vDS, cuando vO ≈ 0 el NMOS funciona en la región

&