Universidad de El Salvador

Escuela de Ingeniería Eléctrica

Sistemas Digitales 1

Guía No. 2: Métodos de Simplificación: Mapas K y QM.

Catedrático: Ing. Salvador German.

Instructores: Br. Bryan Noé Castro Cortez.

Br. David Romeo Vásquez Rodríguez.

Introducción:

Esta segunda guía pretende ser una introducción al uso de las potentes herramientas de
simulación para la verificación del buen funcionamiento de código escrito en VHDL (Very High
Speed Integrated Circuit Hardware Description Language) y a la vez seguir introduciendo al
estudiante en la programación en este lenguaje.

Asignaciones:

1- Desarrollar y simular un convertidor de 8421 a 7 segmentos, el cual se describe en la

siguiente figura:

Figura 1: Visualización del display y cómo funciona.

Para las combinaciones no válidas, rellene con ceros.

Obtenga las ecuaciones simplificadas para las salidas utilizando Mapas K (dejando
constancia del proceso), trabajando con MINTERMINOS, codifique cada una en Quartus II
(VHDL) y obtenga la simulación para las combinaciones validas utilizando ModelSim.
2- Desarrollar un convertidor de códigos BCD: 2421, 5421, 7421 y Exceso3, todos al código
BCD 8421; estrictamente utilizar solo compuertas básicas, serán 6 entradas, las primeras 2
Entradas, A Y B serán de control, es decir, 00=7421 a 8421, 01= Exceso 3 a 8421, 10=2421
a 8421 y 11= 5421 a 8421, y 4 entradas las cuales serán el código BCD que se convertirán;
y las salidas serán las 4 del código 8421.

En las salidas no validas de los códigos BCD se rellenaran con “X” (don’t care conditions).

Obtenga las ecuaciones simplificadas para las salidas utilizando Mapas K (dejando
constancia del proceso), codifique cada una en Quartus II (VHDL) y obtenga la simulación
para las combinaciones validas utilizando ModelSim.

3- Simplifique utilizando el método de QM, la ecuación de la salida de un circuito

comparador de 2 números binarios (K y L) de 2 bits cada uno, que genera un “1” en la
salida cuando K es mayor que L.

Cuando los números sean iguales rellenar con “0”.

Habiendo obtenido la ecuación simplificada por el método antes mencionado, codifíquela

en VHDL y obtenga la simulación utilizando ModelSim.

Investigación:

Investigue las librerías existentes para VHDL, las características, elementos que contiene,
como accesar a éstas y cómo utilizarlas.

Acerca de la tarea:
Un reporte impreso 70%
Contenido del reporte:
 Portada. 5%
 Objetivos (General y específicos). 5%
 Introducción (máx. 1 página). 5%
 Marco teórico (máx. 5 páginas). 5%
 Desarrollo de los circuitos:
o Descripción de los pasos seguidos para la solución. 10%
o Código VHDL. 15%
o Gráficos obtenidos para cada circuito (3 a 5 imágenes por circuito). 10%
o Observaciones. 10%
 Respuesta a la sección de investigación. 10%
 Conclusiones (máx. 1 página). 20%
 Bibliografía. 5%
 Un Archivo .rar 30%
Contenido del archivo .rar:
 Reporte en formato PDF y WORD. 25%
 Códigos utilizados (*.vhd) y todos los que genera el proceso de compilación y ejecución. 40%
 Imágenes de los resultados. 35%

NOTA: El reporte se entregara en un sobre manila rotulado con los nombres y carnet. El
contenido del archivo .rar deberá ir ordenado, con carpetas individuales para cada ítem
mencionado, ejemplo: IMÁGENES, CIRCUITO1, etc. Si existen conflictos sobre el tamaño
del archivo a adjuntar, únicamente dividirlo en las partes necesarias. Ej: tarea2_parte1,
tarea2_parte2, etc. Favor en el asunto de el/los correos agregar los carnets de los
integrantes
Se recibirán estos archivos y tomaran como válidos los que sean enviados como fecha y
hora límite: lunes 25 de abril a las 11:59PM.
Dirección de correo electrónico a la cual se debe enviar el archivo .rar:
sistemas.digitales.2.sdi@gmail.com

Bibliografía:
VHDL Lenguaje para descripción y modelado de circuitos, Fernando Pardo Carpio,
Universidad de Valencia 1997.
DIGLENSY SAC Primera Empresa del Perú Dedicada al Desarrollo Electrónico, tutorial VHDL,
http://www.diglensy.com/
Análisis y diseño de circuitos lógicos digitales, Víctor Nelson, 1ª Ed.