CIRCUITOS LÓGICOS SECUENCIALES

Los circuitos digitales secuenciales se diferencian de los combinacionales por que los primeros
incluyen elementos de memoria en sus construcciones llamados latches. Si le agregamos una
señal de sincronización les llamamos flip-flops.
Un latch: es un circuito electrónico biestable asíncrono usado para almacenar información en
sistemas lógicos digitales. puede almacenar un bit de información, asimismo los latches se
pueden agrupar de tal manera que logren almacenar más de 1 bit.
LATCH SR.
El latch lógico más simple es el SR, donde R y S representan los estados 'reset' y 'set'
respectivamente. El latch es construido mediante la interconexión retroalimentada de puertas
lógicas NOR (negativo OR), o bien de puertas lógicas NAND (aunque en este caso la tabla de
verdad tiene salida en lógica negativa para evitar la incongruencia de los datos). El bit
almacenado está presente en la salida marcada como Q, y Q´ su complementación (valor
negativo a Q). Al tener dos entradas para el ingreso de datos (S y R), tenemos 4 posibles
combinaciones. Cada combinación define el estado presente en Q, de esta manera tenemos la
siguiente tabla de verdad S=Set R=Reset.

Set=Reset=0. El latch se encuentra en su estado de reposo, y la salida Q y Q' se mantendrán en

el
estado que tenían antes de que se produjera esta condición de entrada.
Set=0, Reset=1. Esta condición siempre borrara el valor presente en Q. Es decir, restablece el
latch (Reset, por su palabra en inglés)
Set=1, Reset=0. Esta condición siempre establecerá el valor de salida Q en 1. Es decir,
inicializa el latch (Set, por su palabra en inglés)
Set=Reset=1. Esta condición trata de restablecer e inicializar el latch al mismo tiempo,
provocando resultados inesperados. Esto debido al tiempo de propagación de las compuertas
lógicas, o en su caso capacitancia parasita del circuito.
LATCH D
También conocido como latch transparente, debido a que el nivel presente en D se almacenará
en el latch en el momento en que la entrada Habilitar, sea activada, generalmente mediante un
estado alto, es decir 1.
Al tener dos entradas para el ingreso de datos (EN y D), tenemos 4 posibles combinaciones
(recordando que 2n representa las combinaciones posibles con datos binarios, donde 'n'
representa el número de bits a trabajar). Cada combinación define el estado presente en Q, de
esta manera tenemos la siguiente tabla de verdad:

En la primera fila de tabla se puede observar la condición EN=0 y D=X, aquí la X indica una
condición no importa, en este caso cuando la entrada EN=0, el estado presente el latch será el
mismo que su estado anterior sin importar el dato presente en la entrada D.
Al analizar la tabla de verdad se puede observar que cuando la entrada EN=1, el valor presente
en la entrada D (1 o 0), será el valor que se mantendrá almacenado en el latch.
CIRCUITOS SECUENCIALES PRÁCTICOS
FLIP FLOP DUAL TIPO J-K
CONTADOR SICRÓNICO DE 4 BITS
LATCH OCTAL TIPO D CON TERCER ESTADO.