Saul Azcona 2012-1905

PONTIFICIA UNIVERSIDAD CATÓLICA MADRE Y MAESTRA

FACULTAD DE CIENCIAS DE LAS INGENIERÍAS
DEPARTAMENTO DE INGENIERÍA ELECTRÓNICA Y ELECTROMECÁNICA
LABORATORIO DE CIRCUITOS LÓGICOS

Práctica 4:

ÁLGEBRA DE BOOLE Y MAPAS DE KARNAUGH

PRESENTADO A:

César L. Hernández

PRESENTADO POR:

Saúl Azcona 2012-1905

CO-PARTICIPANTE:

Juan Polanco 2012-0125

GRUPO:

-071

FECHA DE REALIZACIÓN:

19/02/2014

FECHA DE ENTREGA:

26/02/2014

1
Saul Azcona 2012-1905

ÍNDICE

Introducción 3

Objetivos y Materiales 4

Marco Teórico 5

Procedimiento y Desarrollo 6

Conclusión 22

Bibliografía 23

2
Saul Azcona 2012-1905

INTRODUCCIÓN

La práctica a realizar consiste en realizar procesos que ayudan a reducir

notablemente algún tipo de problema o lógica de secuencia, son más bien unas
técnicas de los temas tratados en el laboratorio y las teorías de Circuitos Lógicos.
Tales temas son el Álgebra de Boole y los Mapas de Karnaugh, principalmente éste
último que servirá para reducir completamente los problemas presentados en la
actual práctica.

Como en prácticas anteriores, se entrenará en el armado de circuitos con

relevadores y con compuertas lógicas, ahora con un nivel de dificultad distinto. Cada
circuito e identidad se probará en ambos programas de diseño electrónico, “Circuit
Maker” y “Proteus Versión 8” para mayor seguridad y eficiencia.

3
Saul Azcona 2012-1905

OBJETIVOS

Los objetivos a cumplir son los siguientes:

• Comprobar de forma práctica los postulados del álgebra booleana.
• Reducir ecuaciones mediante mapas de Karnaugh.
• Entrenarse en el armado de circuitos con relevadores y con C. I.
• Introducirse en los programas de diseño electrónico.

MATERIALES

Los materiales utilizados son los siguientes:

Material o Equipo Modelo Tipos

Circuit Maker,
Programa de diseño electrónico -
Proteus

Digital Lab. IDL-800 -

Módulos de Relevadores. - -

AND,
Compuertas Lógicas TTL OR,NOT,NAND,
NOR, XOR

4
Saul Azcona 2012-1905

MARCO TEÓRICO

Mapas de Karnaugh

¿Qué son los mapas de Karnaugh y para que se utilizan?

Los Mapas de Karnaugh son una especie de diagramas que fueron desarrollados
por el ingeniero de telecomunicaciones Maurice Karnaugh, son utilizados
principalmente para reducir de forma considerable las ecuaciones booleanas, de ahí
su relación con el álgebra de Boole.

El diseño del mapa es básicamente una representación de una tabla de verdad que
al introducir las variables de la ecuación que proporcionan unos o ceros en la salida,
pueden relacionarse con otras variables cercanas y, por consiguiente, reducirlas a
su mínima expresión. La cantidad de variables que pueden ser introducidas en un
mapa de Karnaugh son ordenadas y reguladas por el código Gray con la expresión
matemática: 2 .

5
Saul Azcona 2012-1905

ÁLGEBRA DE BOOLE Y MAPAS DE KARNAUGH

Identidades AND

1.1 Ecuación: A*0= 0

V1
0V U1A Diagrama Identidad AND 1.1

Al realizar esta identidad se comprueba que el resultado en la salida será cero, pues
al colocar una tierra (cero) en unos de los pines de la compuerta AND se obtendrá
éste resultado en la salida.
Tabla de Verdad Identidad AND 1.1
A X
0 0
1 0

1.2 Ecuación: A*1= A

Vcc
5V X

V2
0V U1B Diagrama Identidad AND 1.2

Este diagrama indica que el producto de A por un uno lógico dará como resultado
en la salida A (un uno), sólo estando en cero una de las entradas no tendrá un
resultado satisfactorio.
Tabla de Verdad Identidad AND 1.2
A X
0 0
1 1

6
Saul Azcona 2012-1905

1.3 Ecuación: A*A= A

X

V3
0V U1C
Diagrama Identidad AND 1.3

El producto de A * A está claramente que resultará una A en la salida, pues es el

resultado de ambos términos similares, dando como respuesta un uno en la salida.
Indica también que si existe por lo menos un cero en la entrada lógica, el resultado
efectivamente será un cero.
Tabla de Verdad Identidad AND 1.3
A X
0 0
1 1

1.4 Ecuación: A * A = 0

V4
0V U1D
Diagrama Identidad AND 1.4

U2A

Este diagrama indica que si se coloca un negador en una de las entradas de la

compuerta se obtendrá resultado invertido, es decir si se colocó un uno, pues se
obtendrá un cero, y efectivamente es como si se obtuviese un producto de A con
cero, que siempre dará como resultado cero en la salida.
Tabla de Verdad Identidad AND 1.4
A X
0 0
1 0

7
Saul Azcona 2012-1905

Identidades OR

1.5 Ecuación: A+0 = A

X

V1
0V U1A
Diagrama Identidad OR 1.5

Esta suma indica que al colocar una tierra en uno de los pines de la compuerta OR,
es como si estuviera sumándose las entradas lógicas A y 0 en este caso, dando
como resulta la entrada A, habrá entonces un uno en la salida si se coloca un uno
en la entrada.
Tabla de Verdad Identidad OR 1.5
A X
0 0
1 1

1.6 Ecuación: A+1= 1

Vcc
5V X

V2
0V U1B Diagrama Identidad OR 1.6

Lo que prácticamente está representando esta ecuación es que al sumar A con un

uno lógico siempre dará como resultado un uno en salida.
Tabla de Verdad Identidad OR 1.6
A X
0 1
1 1

8
Saul Azcona 2012-1905

1.7 Ecuación: A+A =A

X

V3
0V U1C
Diagrama Identidad OR 1.7

Este diagrama representa la unión de ambas entradas de la compuerta OR con la

entrada lógica, lo que significa que, como la compuerta OR es una compuerta de
suma, la entrada A se sumará con ella misma dando su mismo resultado.

Tabla de Verdad Identidad OR 1.7

A X
0 0
1 1

1.8 Ecuación: A+ A = 1

V4
0V U1D
Diagrama Identidad OR 1.8

U2A

Al igual que el acápite 1.5, al sumar una variable A con su propio resultado invertido
en la entrada de la compuerta OR, se obtendrá siempre un uno en la salida, es
básicamente sumar A + 0.

Tabla de Verdad Identidad OR 1.8

A X
0 1
1 1

9
Saul Azcona 2012-1905

Procedimiento 2

2.1 Ecuaciones: X= A * (B+C); Y= AB + AC

V1
10V
+

C Diagrama del
X Procedimiento 2.1

A B

C Y

A B

A C

• Comprobación con Álgebra de Boole

Aplicando la Ley Distributiva del Álgebra de Boole con la ecuación de “X” se puede
demostrar que X=Y.
 ∗ ( + ) =  + 
=
Se multiplica “A” por cada uno de los términos en paréntesis, por eso, al realizar el
circuito se pudo observar que ambos circuitos encendían al mismo tiempo, por lo
que se deduce y se demuestra mediante Álgebra de Boole que ambas ecuaciones
son la misma.

10
Saul Azcona 2012-1905

Tabla del Procedimiento 2.1

No. C B A X Y
0 0 0 0 0 0
1 0 0 1 0 0
2 0 1 0 0 0
3 0 1 1 1 1
4 1 0 0 0 0
5 1 0 1 1 1
6 1 1 0 0 0
7 1 1 1 1 1

2.2 Ecuaciones: X= A + BC; Y= (A+B) (A+C)

Al igual que el procedimiento anterior, las ecuaciones pueden demostrarse

mediante la Ley Distributiva del Álgebra de Boole.

V1
10V
+

X Diagrama del
Procedimiento 2.2

B C Y

A A

B C

11
Saul Azcona 2012-1905

• Comprobación con Álgebra de Boole

 +  = ( + )( + )
=
La variable “A” se suma con cada uno del producto de términos “BC”, dando como
resultado una suma de productos. Se comprobó que ambas ecuaciones eran
idénticas al realizar el diagrama con el programa de diseño electrónico “Circuit
Maker” ambos circuitos y se pudo observar que las salidas encendían con los
mismos estados.

Tabla del Procedimiento 2.2

No. C B A X Y
0 0 0 0 0 0
1 0 0 1 1 1
2 0 1 0 0 0
3 0 1 1 1 1
4 1 0 0 0 0
5 1 0 1 1 1
6 1 1 0 1 1
7 1 1 1 1 1

12
Saul Azcona 2012-1905

2.3 Ecuación: X= A + AB; Y= A+B

Este caso es distinto a los demás procedimientos, debido a que al simular el circuito,
ambas salidas no presentaban las mismas respuestas, o al menos en una sola. Se
deberá comprobar con el Álgebra de Boole que ambas ecuaciones no son idénticas.

V1
10V
+

X Diagrama del
Procedimiento 2.3
A

A B Y

• Comprobación con Álgebra de Boole

 +  ≠ 
A
 +  = ( + )( + )
 +  =  ∗ ( + )

Tal y como se comprobó, la resolución de “A + AB” es distinta a “A+B”.

Tabla del Procedimiento 2.3

No. B A X Y
0 0 0 0 0
1 0 1 1 1
2 1 0 0 1
3 1 1 1 1

13
Saul Azcona 2012-1905

2.4 Ecuación: X= A * (A+B); Y= AB

Al simular ambos circuitos se pudo comprobar que su funcionamiento es totalmente

distinto uno del otro, pues las respuestas ante sus respectivas salidas son diferentes
cuando se introducen las entradas lógicas.

V1
10V
+

B
Diagrama del
X
Procedimiento 2.4

A A

B Y

A B

• Comprobación con Álgebra de Boole

A ∗ (A + B) ≠ A ∗ B
A
A ∗ (A + B) = ( ∗ ) + ( ∗ )
A ∗ (A + B) =  + ( ∗ )

Tabla del Procedimiento 2.4

B A X Y
0 0 0 0 0
1 0 1 1 0
2 1 0 0 0
3 1 1 1 1

14
Saul Azcona 2012-1905

2.5 Ecuación: X= A + ( A *B); Y= A+B

El circuito al simularlo se pudo observar que posee las mismas respuestas en la

salida, es decir que son equitativos a la hora de resolverse, y que se puede
demostrar mediante el Álgebra de Boole.

V1
10V
+

X Diagrama del
Procedimiento 2.5

An B Y

• Comprobación con Álgebra de Boole

 + (̅ ∗ ) =  + 
1
 + (̅ ∗ ) = ( + ̅)( + )
 + (̅ ∗ ) =  + 
=

Tabla del Procedimiento 2.5

B A X Y
0 0 0 0 0
1 0 1 1 1
2 1 0 1 1
3 1 1 1 1

15
Saul Azcona 2012-1905

2.6 Ecuación: X= A * ( A +B); Y= A*B

La simulación de estos circuitos fue idéntica en cuanto a funcionamiento, y es que

al activar ambos estados, la salida obtenía la misma respuesta para ambos circuitos,
por lo que ambas ecuaciones se pueden comprobar mediante el Álgebra de Boole.

V1
10V
+

B
Diagrama del
X Procedimiento 2.6

A An

B Y

A B

• Comprobación con Álgebra de Boole

 ∗ (̅ + ) =  ∗ 
0
 ∗ (̅ + ) = ( ∗ ̅) + ( ∗ )
 ∗ (̅ + ) = ( ∗ )
=

Tabla del Procedimiento 2.5

No. B A X Y
0 0 0 0 0
1 0 1 0 0
2 1 0 0 0
3 1 1 1 1

16
Saul Azcona 2012-1905

Procedimiento 3
Reducción de Salidas por medio de Mapas de Karnaugh

El procedimiento actual consiste en reducir cada una de las salidas de la tabla

aplicando mapas de Karnaugh, luego se armará con los módulos de relevadores la
variable “RELE” y en el programa de diseño electrónico armar con compuertas
básicas la variable “COM” con NAND la variable “NAND”, con NOR la variable
“NOR” y con XOR la variable “XOR”.

No. D C B A RELE COM NAND NOR XOR

0 0 0 0 0 1 0 1 1 0
1 0 0 0 1 1 0 0 1 1
2 0 0 1 0 1 0 1 1 1
3 0 0 1 1 0 1 0 1 0
4 0 1 0 0 0 0 0 0 1
5 0 1 0 1 0 0 1 0 0
6 0 1 1 0 1 0 0 0 0
7 0 1 1 1 0 1 1 0 1
8 1 0 0 0 1 0 1 0 1
9 1 0 0 1 1 0 0 0 0
10 1 0 1 0 1 0 1 0 0
11 1 0 1 1 1 1 0 0 1
12 1 1 0 0 0 1 0 1 0
13 1 1 0 1 0 1 1 1 1
14 1 1 1 0 1 1 0 1 1
15 1 1 1 1 0 1 1 1 0

Reducción de la Variable “RELE”

Ecuación: DnCnBnAn + DnCnBnA + DnCnBAn + DnCBAn + DCnBnAn + DCnBnA

+ DCnBAn + DCnBA + DCBAn

Mapa de Karnaugh: RELE

00 01 11 10
RELE   
   
00 
 1 1 1
01 
 1
11  1
10  1 1 1 1

Ecuación Reducida: ̅  +  ̅ + ̅

17
Saul Azcona 2012-1905

V1
10V

+
A

D Diagrama de la Variable
RELE “RELE”

Dn Cn Bn

D Cn

B An

Reducción de la Variable “COM”

Ecuación: DnCnBA + DnCBA + DcnBA + DCBnAn + DCBnA + DCBAn + DCBA

Mapa de Karnaugh: COM

00 01 11 10
COM   
   
00 
 1
01 
 1
11  1 1 1 1
10  1

Ecuación Reducida: DC + BA
U1:A
1
3
2
U2:A
SW1 7408 1
Diagrama de la
0
3
C 2 ?
Variable “COM”
U1:B 7432
HEX 4
6 Saúl Azcona 2012-1905
5

7408

18
Saul Azcona 2012-1905

Reducción de la Variable “NAND”

Ecuación: DnCnBnAn + DnCnBAn + DnCBnAn + DnCBA + DCnBnAn + DCnBAn
+ DCBnA + DCBA

Mapa de Karnaugh: NAND

00 01 11 10
COM   
   
00 
 1 1
01 
 1 1
11  1 1
10  1 1

Ecuación Reducida: CnAn + CA

U1:A
1
3
2
U1:C
U1:D 7400 10
SW1 13 8
?
0
11 9
C 12
4
U1:B
7400
7400 6
U2:A 5
1
3 7400 Saúl Azcona 2012-1905
2

7400

Diagrama de la Variable “NAND”

19
Saul Azcona 2012-1905

Reducción de la Variable “NOR”

Ecuación: DnCnBnAn + DnCnBnA + DnCnBAn + DnCnBA + DCBnAn + DCBnA +

DCBAn + DCBA

Mapa de Karnaugh: NOR

00 01 11 10
COM   
   
00 
 1 1 1 1
01 

11  1 1 1 1
10 

Ecuación Reducida: DnCn + DC

U1:A
2
1
3 U1:C
8
74S02 10
9
U1:B U2:A U2:B
5 74S02 2 5
SW1 4 1 4
?
0
6 3 6
C 74S02 U1:D 74S02 74S02
11
13
12 Saúl Azcona 2012-1905

74S02

Diagrama de la Variable “NOR”

20
Saul Azcona 2012-1905

Reducción de la Variable “XOR”

Ecuación: DnCnBnA + DnCnBAn + DnCBnAn + DnCBA + DCnBnAn + DcnBA +

DCBnA + DCBAn

Mapa de Karnaugh: XOR

00 01 11 10
COM   
   
00 
 1 1
01 
 1 1
11  1 1
10  1 1

Ecuación mejor formulada: (BnA + BAn) (DnCn + DC) + (BnAn + BA) (DnC + DCn)

U1:A
1
3
2

74LS86 U1:C
SW1 9

0
8
C 10 ?
U1:B 74LS86
4
6
5
Saúl Azcona 2012-1905
74LS86

Diagrama de la Variable “XOR”

21
Saul Azcona 2012-1905

CONCLUSIÓN

Al finalizar la presente práctica se pudieron cumplir los objetivos dictaminados en el

laboratorio de Circuitos Lógicos, aplicando los conocimientos de armado de circuitos
adquiridos en evaluaciones anteriores cada uno de los procedimientos se
“simularon” con los programas de diseño electrónico y se formaron realmente en el
laboratorio, estos fueron los resultados obtenidos:

Al formar cada una de las identidades se pudo observar según su función, que
colocando la tierra, por ejemplo, en uno de los pines de una compuerta AND el
resultado práctico debió de ser cero en la salida para esa compuerta lógica, y
precisamente la función de la tierra era el indicado para una multiplicación de 1 y 0,
(dando un cero en la salida por supuesto). Para cada compuerta que se indicaba el
uso de la tierra se le colocaba y su función era la deseada.

Se comprobó de manera teórica con álgebra de Boole y de forma práctica con

módulos de relevadores los procedimientos que correspondían al acápite dos,
muchos de esos procedimientos pudieron ser comprobados con la ley distributiva
de Boole, otros simplemente demostraron lo contrario, aun así se comprobó que
ciertas ecuaciones no tenían similitudes unas con las otras. Procediendo con los
módulos de relevadores cada circuito fue probado, manifestando físicamente lo que
se había hecho de forma teórica.

En el procedimiento tres, por medio del método gráfico, Mapas de Karnaugh, se

redujeron las ecuaciones Booleanas en simples términos y se probaron de manera
real en el laboratorio con compuertas y relevadores. Todo se probó con seguridad
y siempre se tuvo precaución al energizar cada uno de estos circuitos.

22
Saul Azcona 2012-1905

BIBLIOGRAFÍA

Boylestad, Robert L. y Louis Nashelsky. Electrónica: Teoría de Circuitos y

Dispositivos Electrónicos 10ma Edicion. Pearson, 2009.

Schorgmayer, Helmut,. Folleto de Circuitos Lógicos. PUCMM, s.f.

Segundo, San y Montero. Introducción a los Sistemas Digitales Con El

Microcontrolador. México: Marcombo, S.A, 2006.

Taub, Herbert. Circuitos Digitales y Microprocesadores. Mc GrawHill, s.f.

Wikimedia Commons. «Maurice Karnaugh.» s.f. Wikipedia. 23 Febrero 2014.

23