ESTRUCTURA Y CICLO DEL

CPU
PROCESADOR
• Vista de alto nivel de un procesador
Sincronizacion

BUS DE
DIRECCIONES

Alimentacion

CPU BUS DE
DATOS

Tierra

BUS DE
CONTROL
ESTRUCTURA DEL PROCESADOR
BUS DE BUS DE BUS DE
DATOS CONTROL DIRECCIONES

• Elementos generales de un procesador:

• Unidad de procesamiento
• Unidad aritmético – lógica
• Registros de propósito general Reg. De Datos Reg. de Direcciones

• Unidad de control
• Apuntador de instrucciones (PC)
• Registro de banderas o palabra de estado del
procesador (PSW) RPG
R0
Reg. de Instrucciones PC

• Buses internos
R1
R2
R3

• Registros internos UNIDAD DE CONTROL

• Registro de datos ALU

• Registro de direcciones
• Registro de instrucciones PSW

•
Reg. Temporal A I N O C Z
Registro temporal
CICLO DEL PROCESADOR (CPU)
• Un CPU ejecuta las siguientes tareas:
• Extracción de una instrucción de memoria (EX)
• Decodificación de instrucción (DC)
• Extracción de operandos (EO)
• Ejecución de instrucción (EJ)
• Almacenamiento de resultados (AL)
• Estas se conocen como fases del ciclo del procesador
• En un ciclo se ejecuta una instrucción completa
• Al culminar un ciclo, se extrae la siguiente instrucción (que siempre es
referenciada por el registro de instrucciones
• IP: Instruction Pointer
• PC: Program Counter
CICLO DEL CPU MEMORIA
0000H
0001H (L1)
0002H
PRINCIPAL
ADD R0, R1
SUB R2, R3
ADD R1, X
0003H JZ L1
BUS DE 0004H ADD Y,R2 BUS DE
DATOS DIRECCIONES

• FASE DE EXTRACCION DE F001H (X) 3

INSTRUCCIÓN F002H (Y) 5

• RDIR  PC MR/MW

• MR1 RDAT
ADD R0, R1
RDIR
000

• RDATM[RDIR]
• RIRDAT
RI PC
RPG ADD R0, R1 000
R0 03
R1 05
R2 02
R3 09
UNIDAD DE CONTROL

ALU

RT PSW
A I N O C Z
CICLO DEL CPU MEMORIA
0000H
0001H (L1)
0002H
PRINCIPAL
ADD R0, R1
SUB R2, R3
ADD R1, X
0003H JZ L1
BUS DE 0004H ADD Y,R2 BUS DE
DATOS DIRECCIONES

• FASE DE EXTRACCION DE F001H (X) 3

INSTRUCCIÓN F002H (Y) 5

• PC  PC + 1 MR/MW

RDAT RDIR
ADD R0, R1 000

RI PC
RPG ADD R0, R1 001
R0 03
R1 05
R2 02
R3 09
UNIDAD DE CONTROL

ALU

RT PSW
A I N O C Z
CICLO DEL CPU MEMORIA
0000H
0001H (L1)
0002H
PRINCIPAL
ADD R0, R1
SUB R2, R3
ADD R1, X
0003H JZ L1
BUS DE 0004H ADD Y,R2 BUS DE
DATOS DIRECCIONES

• FASE DE F001H (X) 3

F002H (Y) 5
DECODIFICACION DE
INSTRUCCIÓN MR/MW

• UC  RI.COP RDAT
ADD R0, R1
RDIR
000

RI PC
RPG ADD R0, R1 001
R0 03
R1 05
R2 02
ADD
R3 09
UNIDAD DE CONTROL

ALU

RT PSW
A I N O C Z
CICLO DEL CPU MEMORIA
0000H
0001H (L1)
0002H
PRINCIPAL
ADD R0, R1
SUB R2, R3
ADD R1, X
0003H JZ L1
BUS DE 0004H ADD Y,R2 BUS DE
DATOS DIRECCIONES

• FASE DE EXTRACCION DE F001H (X) 3

F002H (Y) 5
OPERANDOS
• ALU.A  RPG.R0 MR/MW

• ALU.B  RPG.R1 RDAT

ADD R0, R1
RDIR
000

RI PC
RPG ADD R0, R1 001
R0 03
R1 05
R2 02
R3 09
UNIDAD DE CONTROL
03 05

ALU

RT PSW
A I N O C Z
CICLO DEL CPU MEMORIA
0000H
0001H (L1)
0002H
PRINCIPAL
ADD R0, R1
SUB R2, R3
ADD R1, X
0003H JZ L1
BUS DE 0004H ADD Y,R2 BUS DE
DATOS DIRECCIONES

• FASE DE EJECUCION F001H (X) 3

F002H (Y) 5
• ALU.OP  UC.ADD
• RT  ALU MR/MW

• PSW  ALU RDAT

ADD R0, R1
RDIR
000

RI PC
RPG ADD R0, R1 001
R0 03
R1 05
R2 02
R3 09
UNIDAD DE CONTROL
03 05

ALU

RT PSW
08 A I N O C Z
CICLO DEL CPU MEMORIA
0000H
0001H (L1)
0002H
PRINCIPAL
ADD R0, R1
SUB R2, R3
ADD R1, X
0003H JZ L1
BUS DE 0004H ADD Y,R2 BUS DE
DATOS DIRECCIONES

• FASE DE F001H (X) 3

F002H (Y) 5
ALMACENAMIENTO
• RPG.R0  RT MR/MW

RDAT RDIR
ADD R0, R1 000

RI PC
RPG ADD R0, R1 001
R0 03
R1 05
R2 02
R3 09
UNIDAD DE CONTROL
03 05

ALU

RT PSW
08 A I N O C Z