Escuela Politécnica Nacional

Departamento de Electrónica, Telecomunicaciones y Redes de Información.

Laboratorio de Sistemas Digitales.
Nombre del estudiante: Juan Diego Zambrano Torres, Javier Bolaños de la Torre.
Correo electrónico: juan.zambrano03@epn.edu.ec; javier.bolanos@epn.edu.ec
Paralelo: GR4.
Docente: Ing. Oscar Torres.
Horario: martes 14:00-16:00.

Trabajo Preparatorio
Practica N°13: Implantación de circuitos sincrónicos de n bits con VHDL.

Desarrollo
1) Utilizando la arquitectura funcional y la librería std_numeric, crear el código VHDL
de un contador con el módulo indicado en la siguiente tabla, y mostrar la simulación.
 Fig.1. Simulación Inicio-Fin

2) Ut Con el circuito integrado 7476, o algún equivalente, en configuración de flip – flop

tipo J - K, diseñar un contador sincrónico ascendente que cuente con borrado manual
según la tabla. Mostrar la simulación en Proteus/LogiSim. Crear el código VHDL
(usar arquitectura estructural y flujo de datos) para implementar el circuito en la
tarjeta de desarrollo y mostrar la simulación.

Fig.2. Simulación en Proteus con Flip flops de flanco negativo

 Fig.3. Simulación Inicio-Fin

REFERENCIAS

[1] Ronald J. Tocci, Neal S. Widmer and Gregory L. Moss “Logic Gates,” in Digital systems: Principles and applications (in Spanish),
10th edition, Upper Saddle River, NJ, United Stated: Ed. Prentice Hall, 2007, Ch. 8, sec. 2, pp. 298–227.