Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Simulador de circuitos
Destinatarios:
Autores:
Martin Doric
Francisco Villanueva
I. INTRODUCCIÓN
En este informe se detallarán dos experiencias referidas a circuitos lógicos. La primera
apunta a un comparador de dos bits en el cual el circuito computará ciertos resultados de
acuerdo a los valores que estos bits tomen. La segunda experiencia es un diseño de un
conversor BCD a decimal de dos bits, para el cual se desarrolla un circuito combinacional
que debe permitir mostrar los valores decimales de los dígitos 0 a 3 en un display led de
siete segmentos.
II. DESARROLLO
m a1 a0 b1 b0 EQ NE LT GT
0 0 0 0 0 1 0 0 0
1 0 0 0 1 0 1 1 0
2 0 0 1 0 0 1 1 0
3 0 0 1 1 0 1 1 0
4 0 1 0 0 0 1 0 1
5 0 1 0 1 1 0 0 0
6 0 1 1 0 0 1 1 0
7 0 1 1 1 0 1 1 0
8 1 0 0 0 0 1 0 1
9 1 0 0 1 0 1 0 1
10 1 0 1 0 1 0 0 0
11 1 0 1 1 0 1 1 0
12 1 1 0 0 0 1 0 1
13 1 1 0 1 0 1 0 1
14 1 1 1 0 0 1 0 1
15 1 1 1 1 1 0 0 0
Fig 1.
1
Diseño de circuitos logicos
Francisco Villanueva
Doric Martin
Para EQ se utilizaron los minitérminos del mismo, que son m0,m5,m10 y m15 de
modo que la expresión quedó de la siguiente forma:
E Q = m0 + m5 + m10 + m15
E Q = a1′ a0′ b1′ b0′ + a1′a0b1′b0 + a1a0′b1b0′ + a1a0b1b0
N E = (EQ)′
a1a0/b1b0 00 01 11 10
00 0 1 1 1
01 0 0 1 1
11 0 0 0 0
10 0 0 1 0
Fig 2.
Por último, para hallar GT se obtuvo una relación con el resto de los resultados, la
cual nos llevó a la siguiente expresión:
N E = GT + LG → LG + N E’ = GT ’
2
Diseño de circuitos logicos
Francisco Villanueva
Doric Martin
a * b = AN D(a, b)
a + b = OR(a, b)
a′ = N OT (a)
a′ + b = a′b + ab′ = X N OR(a, b)
3
Diseño de circuitos logicos
Francisco Villanueva
Doric Martin
4
Diseño de circuitos logicos
Francisco Villanueva
Doric Martin
5
Diseño de circuitos logicos
Francisco Villanueva
Doric Martin
Cátodo común
m d1 d0 A B C D E F G
0 0 0 1 1 1 1 1 1 0
1 0 1 0 1 1 0 0 0 0
2 1 0 1 1 0 1 1 0 1
3 1 1 1 1 1 1 0 0 1
Fig. 3
Ánodo Común
m d1 d0 A B C D E F G
0 0 0 0 0 0 0 0 0 1
1 0 1 1 0 0 1 1 1 1
2 1 0 0 0 1 0 0 1 0
3 1 1 0 0 0 0 1 1 0
Fig. 4
En caso del cátodo común, se decidió utilizar maxitérminos porque se creyó más conveniente
por el hecho de que la tabla de verdad posee mayor cantidad de ‘1’ que de ‘0’.
En el caso restante, al ser el caso contrario al anterior, se optó por la utilización de
miniterminos.
A = M 1 = d1 + d0′
B=1
C = M 2 = d1′ + d0
D=A
E = M 1 * M 2 = (d1 + d0′) * (d1′ + d0′) = A * (d1′ + d0′)
6
Diseño de circuitos logicos
Francisco Villanueva
Doric Martin
A = d1’d0
B=0
C = d1d0’
D=A
E = d1’d0 + d1d0 = A + d1d0
F = d1’d0 + d1d0’ + d1d0 = E + C
G=d1’d0’+d1’d0=d1’d0+A
Una vez planteadas las las 7 ecuaciones, tanto las del cátodo común y las del ánodo
común, se procedió a la realización de los circuitos lógicos.
Para el caso del cátodo común se utilizó el simulador de cipressus, ya que el mismo
sólamente cuenta con display de siete segmentos de este tipo. Mientras que para el caso del
ánodo común, se utilizó el “simulador digital”, ya que este cuenta con display de este tipo.
-Simulaciones:
Cátodo común
7
Diseño de circuitos logicos
Francisco Villanueva
Doric Martin
8
Diseño de circuitos logicos
Francisco Villanueva
Doric Martin
Ánodo común:
9
Diseño de circuitos logicos
Francisco Villanueva
Doric Martin
III. CONCLUSIÓN
A partir de las prácticas durante este laboratorio aprendimos cómo funciona la
protoboard y de qué forma debe conectarse a esta, los distintos tipos de compuertas
lógicas. Además, vimos oportuno hacer uso de la menor cantidad de ellas en el desarrollo
del circuito, para que el mismo sea más fácil de visualizar.
IV. BIBLIOGRAFÍA
https://www.cipressus.uns.edu.ar/#/sources
https://drive.google.com/file/d/1P5W5Sd3xWC0FOCUYrHcA1ukJiqY8cbSk/view
10