Electronica Digital PDF

Electrónica Digital
Wildor Ferrel Serruto
UNSA - EPIE WILDOR FERREL SERRUTO 1

Introducción

Electrónica Digital
Estudia el análisis y diseño
de circuitos electrónicos
digitales.

Circuito Electrónico
Digital
Conjunto de componentes
electrónicos que debidamente
interconectados sirven para el
procesamiento de información
con representación digital
Ejemplos :
• Instrumentos digitales de medición:
multímetro digital
• Sistema basado en microprocesador,
microcontrolador
• Sistema de procesamiento digital de
señales
• Controlador Lógico Programable (PLC)
• Computadora PC
Magnitud Analógica
• Toma un valor de un conjunto infinito
de valores
Magnitud Digital
• Toma un valor de un conjunto finito
de valores

CD 1 0 1 1 0 0 1 0
Convertidor
Información Digital
Digital e Analógico
Información
Amplificador
Analógica

Clasificación
Por la estructura : Por el nivel de
• Combinacionales Integración :
• Secuenciales • SSI (102)
• MSI (103)
Por el tipo de lógica : • LSI (105)
• Lógica Fija • VLSI (107)
• Lógica Programable • ULSI (109)
• GSI (1011)
Problemas principales
Análisis:
Circuito Función
Diseño:
Función Circuito

Competencia Específica:
Analiza y diseña circuitos electrónicos
digitales combinacionales y
secuenciales en pequeña, mediana y
gran escala de integración

Temas:
• Representación de la información
• Funciones combinacionales
• Implementación de circuitos combinacionales
con puertas lógicas
• Circuitos combinacionales modulares
• Biestables y flip-flops
• Contadores y registros
• Máquinas de estados
• Circuitos aritméticos combinacionales

Bibliografía:
1. WAKERLY, JOHN F. Diseño Digital. Principios
y Prácticas. Tercera Edición
2. FLOYD, THOMAS L. Fundamentos de
Electrónica Digital.
3. TOCCI, RONALD J. Sistemas Digitales.
Principios y Aplicaciones. Sexta Edición
4. STEPHEN BROWN, ZVONKO VRANESIC.
Fundamentals of Digital Logic with VHDL
Design. Second Edition.

Evaluación:
• Nota de Laboratorio (NL) (20%)
• Nota de Prácticas (NP) (30%)
• Nota de Teoría (NT) (50%).

Representación de la
Información

Representación de la
Información
Se utilizan códigos binarios. Estos
usan dos símbolos : 0 y 1.
Combinación Binaria : Secuencia de
símbolos binarios. Ejemplo: 11101101
Bit : Cada posición
Codificación Binaria
Asignación de una combinación binaria
a cada símbolo de un conjunto
a 010101
b 101010
c 000000
d 111111
Principales Códigos Binarios
• Binario Natural
• BCD Natural
• Gray
• Códigos Alfanuméricos
• Códigos de Paridad
• Códigos Correctores de Errores
Código Binario Natural
Representación de un número en base 2
Ejemplo :
(13)10  ( 1101 )2

Convertir (19)10  ( 10011 )BN
19 1
9 1
4 0
2 0
1

Código BN de los 16 primeros
números
Dec. BN Dec. BN
0 0000 8 1000
1 0001 9 1001
2 0010 10 1010
3 0011 11 1011
4 0100 12 1100
5 0101 13 1101
6 0110 14 1110
7 0111 15 1111
Código BCD Natural 0 0000
1 0001
Cada cifra decimal 2 0010
se representa con 3 0011
una tétrada 4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
Convertir
(1982)10 
( 0001 1001 1000 0010 )BCD

1 9 8 2
0001 1001 1000 0010

Código Gray
Es un código continuo.
A números consecutivos le corresponden
combinaciones adyacentes.
Dos combinaciones son adyacentes si

difieren en un solo bit.
Ejemplo : 01110010
01110110
Construcción
0 0 0 0
1 0 0 1
2 0 1 1
3 0 1 0
4 1 1 0
5 1 1 1
6 1 0 1
7 1 0 0

Convertir (51)10  ( )GRAY
(51)10  ( )BN
(51)10  ( 110011 )BN
(110011)BN  ( )GRAY

Operación OR-exclusiva
 0 1
0 0 1
1 1 0

Operación AND o producto
 0 1
0 0 0
1 0 1

Conversión de BN a Gray
( 110011 )BN  ( 101010 )GRAY
1 1 0 0 1 1
    
1 0 1 0 1 0
Códigos Alfanuméricos
Se emplea para representar

números, letras y símbolos especiales
• Código ASCII
• Unicode

Código ASCII
Símbolos ASCII (en binario de 8 bits)
American 0 0011 0000
..
Standard 9 0011 1001
Code for ..
A 0100 0001
Information ..
Z 0101 1010
Interchange ..
a 0110 0001
..
z 0111 1010
espacio 0010 0000

Unicode
Norma 10646 Símbolos e Ideogramas
de ISO/IEC
de todos los idiomas
del mundo
Este código usa 16 bits

Binario Hexadecimal
Código Hexadecimal 0000 0
0001 1
0010 2
0011 3
0100 4
Es una representación 0101 5
abreviada de la 0110 6
0111 7
información binaria 1000 8
mediante 16 símbolos 1001 9
1010 A
1011 B
1100 C
1101 D
1110 E
1111 F
Convertir a Hexadecimal
0011011010110010010110111010
0011 0110 1011 0010 0101 1011 1010
3 6 B 2 5 B A
36B25BA h

ASCII en hexadecimal
Símbolos ASCII (en hexadecimal)
0 30H
..
9 39H
..
A 41H
..
Z 5AH
..
a 61H
..
z 7AH
espacio 20H

Código con Bit de Paridad
Código Binario + Bit de Paridad
Par o Impar
Código BN con
Símbolo BN Bit de Paridad Par
Bit de Paridad Par
0 00 0
0 000
1 01 1
1 011
2 10 1
2 101
3 11 0
3 110
El Código BN no detecta error
0 00 Transmisor Receptor
1 01
01 11
2 10
3 11
Medio de
Esta combinación Transmisión
está en el código

El Código BN con bit de paridad
detecta un error
Transmisor Receptor
0 000
1 011 011 111
2 101
Esta
3 110 Medio de combinación
Transmisión no está en el
código
Distancia de Hamming entre dos
combinaciones
Número de bits en que se diferencian
Ejemplo :
u = 00101111 d(u,v) = 3
v = 00110110
Número de bits que se deben cambiar
en u para obtener v
Distancia Mínima de un Código
Distancia de Hamming mínima
obtenida al comparar todas las
combinaciones de un código
d C  min d u , v 
u , vC
uv
Hallar la Distancia Mínima del
Código
a b c d
a 0000
a 2 2 4
b 0011
c 1100
b 4 2
d 1111 c 2
d
dC = 2
Interpretación Geométrica
2
a: 0000 b: 0011
2 2
4 4 dC = 2
c: 1100 d: 1111
2
Introducción de Errores en un
Código con dC = 3
Existe por lo
menos un par de 2 Errores
combinaciones 1 Error
con distancia de 3 Errores
Hamming = 3
3
Cuando se introduce 1 error o 2
Combinaciones
errores la combinación resultante no
que pertenecen al
pertenece al código
Código
Código con dC = 4
Existe por lo
menos un par de
combinaciones
con distancia de
Hamming = 4
4
Combinaciones Cuando se introduce 1, 2 o 3 errores
que pertenecen al la combinación resultante no
Código pertenece al código
Principio de Detección de Error
Al usar un código con distancia mínima dC
si el canal introduce t errores,
tal que t < dC, entonces
se obtiene una combinación que
no pertenece al código;
lo que permite detectar el error
Teorema 1
Un código C con distancia mínima dC puede

detectar hasta t errores si cumple la
relación :
dC  t
Si dC = 3  t = 1, t = 2
Código con dC = 3
2 Errores
1 Error
3 Errores
3
Combinaciones Cuando se introduce 1 error
que pertenecen al la combinación resultante está
Código mas “cerca” de la
combinación original
Introducción de Errores en un Código
con dC = 4
4
Cuando se introduce 1 error
Combinaciones
la combinación resultante está
que pertenecen al
Código mas “cerca” de la
combinación original
Introducción de Errores en un Código
con dC = 5
5
Cuando se introduce 1 o 2
Combinaciones
errores la combinación
que pertenecen al
Código resultante está mas “cerca”
de la combinación original
Principio de Corrección de
Error
Al usar un código con distancia mínima dC
si el canal introduce t errores,
tal que 2t < dC, entonces
se obtiene una combinación que
está más “cerca” de la combinación
original,
lo que permite corregir el error
Teorema 2
Un código C con distancia mínima dC puede

corregir hasta t errores si cumple la
relación :
d C  2t
Si dC = 3  t = 1
Códigos de Bloque
Mensaje Palabra Palabra Mensaje

Código Recibida Recibido
Canal
Codificación Decodificación
011 110011 110001 011

Observaciones:
• En códigos reales la cantidad de bits del
mensaje puede ser 16, 32 o más. Por tanto, no
es práctico tener toda la tabla del código
• Para que un código quede definido se necesita

saber cómo se obtiene la palabra código a partir
de un mensaje (Codificación), y cómo restaurar
el mensaje a partir de la palabra recibida
(Decodificación).

Código de Hamming Clásico para
mensajes de 3 bits
M1 M2 M3
Mensaje
Palabra Código
P1 P2 P3 P4 P5 P6

Cálculo de los Bits de Verificación
P4 P2 P1
1 0 0 1
P1 = P3P5
2 0 1 0
3 0 1 1 P2 = P3P6
4 1 0 0
P4 = P5P6
5 1 0 1
6 1 1 0

Decodificación Cálculo de la posición del
Error
Palabra
Recibida
R1 R2 R3 R4 R5 R6
C4 C2 C1
C1 = R1R3R5
1 0 0 1
2 0 1 0 C2 = R2R3R6
3 0 1 1
C4 = R4R5R6
4 1 0 0
5 1 0 1
6 1 1 0
C4 C2 C1
Es la posición del error en BN
Demostración
• Si no hay error
[R1 R2 R3 R4 R5 R6] =
[P1 P2 P3 P4 P5 P6]
C1 = R1R3R5 =
= P1P3P5 = (P3P5)P3P5 = 0
C2 = R2R3R6 =
= P2P3P6 = (P3P6)P3P6 = 0
C4 = R4R5R6 =
= P4P5P6 = (P5P6) P5P6 = 0

Demostración
• Si hay error en R1
[ R1 R2 R3 R4 R5 R6 ] =
[ P11 P2 P3 P4 P5 P6 ]
C1 = R1R3R5 =
= (P11)P3P5 = (P3P51)P3P5 = 1
C2 = R2R3R6 =
= P2P3P6 = (P3P6)P3P6 = 0
C4 = R4R5R6 =
= P4P5P6 = (P5P6) P5P6 = 0

Demostración
• Si hay error en R6
[ R1 R2 R3 R4 R5 R6 ]=
[ P1 P2 P3 P4 P5 P61 ]
C1 = R1R3R5 =
= P1P3P5 = (P3P51)P3P5 = 0
C2 = R2R3R6 =
= P2P3(P61) = (P3P6)P3(P61) = 1
C4 = R4R5R6 =
= P4P5(P61) = (P5P6) P5(P61) = 1

Distancia mímima del Código de Hamming
Clásico para mensajes de 3 bits
Mensajes Palabras Código 0 1 2 3 4 5 6 7

0 000 0 0 0 0 00 0 3 3 4 3 4 4 3
1 001 0 1 0 1 01
2 010 1 0 0 1 10 1
3 011 1 1 0 0 11 2
4 100 1 1 1 0 00
5 101 1 0 1 1 01 3
6 110 0 1 1 1 10
4
7 111 0 0 1 0 11
5
6
dC = 3 7

Código de Hamming Clásico para mensajes de
8 bits Codificación
Mensaje
M1 M2 M3 M4 M5 M6 M7 M8
Palabra Código
P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12
Cálculo de los Bits de Verificación
P8 P4 P2 P1
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
P1 = P3P5P7P9P11
4 0 1 0 0
5 0 1 0 1
P2 = P3P6P7P10P11
6 0 1 1 0 P4 = P5P6P7P12
7 0 1 1 1
P8 = P9P10P11P12
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
Cálculo de la posición del Error
C8 C4 C2 C1
1 0 0 0 1
C1 = R1R3R5R7R9R11
2 0 0 1 0
3 0 0 1 1 C2 = R2R3R6R7R10R11
4 0 1 0 0 C4 = R4R5R6R7R12
5 0 1 0 1
C8 = R8R9R10R11R12
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
C8 C4 C2 C1
10 1 0 1 0 Es la posición del error en BN
11 1 0 1 1
12 1 1 0 0
Ejemplo de Codificación
Bits de Información
Mensaje
0 0 0 0 1 1 1 0
Palabra Código
0 0 0 0 1 1 1 0
P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12

Bits de Verificación
0 0 0 0 1 1 1 0
P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12
P1 = P3P5P7P9P11 = 0
P2 = P3P6P7P10P11 = 0
Palabra Código
P4 = P5P6P7P12 = 0
P8 = P9P10P11P12 = 1
0 0 0 0 0 0 0 1 1 1 1 0
P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12
Palabra Código
Influencia del Canal
0 0 0 0 0 0 0 1 1 1 1 0
P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12
Palabra Recibida
0 0 0 0 0 0 10 1 1 1 1 0
R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12

Decodificación
Palabra Recibida
Cálculo de los Bits de Control
0 0 0 0 0 0 1 1 1 1 1 0
R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12
C1 = R1R3R5R7R9R11 = 1 C8 C4 C2 C1
C2 = R2R3R6R7R10R11 = 1
0 1 1 1
C4 = R4R5R6R7R12 = 1
C8 = R8R9R10R11R12 = 0 La posición del

error es R7
Obtención del Mensaje
Palabra Recibida
R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12
0 0 0 0 0 0 01 1 1 1 1 0
0 0 0 0 1 1 1 0
Mensaje Recibido
Función Combinacional

Función Combinacional
Los argumentos y el valor de función toman
valores de 0 o 1
Se representa f(x0, x1, x2);
x0, x1, x2 - son los argumentos o variables

f(x0, x1, x2) - es el valor de función

Tabla de Verdad
x0 x1 x2 f (x0, x1, x2)
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Funciones de una variable
x f0 f1 f2 f3 f0 - Constante 0
f1 - Variable x
0 0 0 1 1 f2 - NOT,
negación,
1 0 1 0 1 inversión
f3 - Constante 1.

Función NOT
_
a a
0 1 _
1 0 a a

Funciones de 2 variables
Existen 16 funciones de 2 variables
Las más importantes son:
• AND • NAND
• OR • NOR
• OR-Exclusiva • NOR-exclusiva

Función AND o producto
a b a·b
0 0 0
0 1 0
1 0 0
a
1 1 1 a·b
b

Función OR o suma
a b a+b
0 0 0
0 1 1
1 0 1
a
1 1 1 a+b
b

Función OR-exclusiva
a b ab
0 0 0
0 1 1
1 0 1
a
1 1 0 ab
b

Función NAND
___
a b a·b
0 0 1
0 1 1
1 0 1 a ___
1 1 0 a·b
b

Función NOR
____
a b a+b
0 0 1
0 1 0
1 0 0 a ____
a+b
1 1 0 b

Función NOR-exclusiva
_____
a b ab
0 0 1
0 1 0
1 0 0 a _____
ab
1 1 1 b

Superposición de Funciones
El valor de una función
se usa como argumento
de otra función
a a·b
a·b + c
b c

Conjunto Funcionalmente Completo
Conjunto de funciones Ejemplos :

cuya superposición • {AND, OR, NOT}
permite expresar • {NAND}
cualquier función
combinacional • {NOR}

Funciones del Algebra de Boole
{AND, OR, NOT}
Cumplen con las relaciones
1. a+b = b+a a·b = b·a
2. 0+a = a 1·a = a
3. a·(b+c) = (a·b)+(a·c)
a+(b·c) = (a+b)·(a+c)
4. a + a = 1 a · a = 0

Teoremas
1.a+1 = 1 a·0 = 0
2.a+a = a a·a = a
3.a+a·b = a a·(a+b) = a
4.a+(b+c) = (a+b)+c = a+b+c
a·(b·c) = (a·b)·c = a·b·c
5. DeMorgan
a·b = a + b a+b = a · b
6.a+ a·b = a+b a·(a+b) = a·b
Principio de Dualidad
Toda identidad permanece válida luego
de hacer los reemplazos :
· +
+ ·
0 1
1 0

Definiciones
• Letra o literal - Una variable o la
negación de una variable.
a, x , z , b
• Término Producto - Es un producto
de letras. a b c
• Término Suma - Es una suma de
letras.
a bc

Para la función
f  x, y , z 
Definiciones
Término Normal
Es un término producto o un término suma
en el que ninguna variable aparece más de
x yz
una vez xy
x yz
Término Producto Canónico (Mintérmino)
Es un término producto normal que
contiene todas las variables de la función
Término Suma Canónica (Maxtérmino)
Es un término suma normal que contiene
x yz
todas las variables de la función.

Representación como SOP canónicos
Toda función combinacional puede expresarse
como suma de productos canónicos en la forma:
f x1 , x2 ,...,xn   x1 x2 ...xn f 0,0,...,0 
 x1 x2 ...xn f 0,0,...,1 
...
 x1 x2 ...xn f 1,1,...,0 
 x1 x2 ...xn f 1,1,...,1
SOP f a, b, c  a  b  c  f 0,0,0 
canónicos de  a  b  c  f 0,0,1 
la función  a  b  c  f 0,1,0 
f(a,b,c)  a  b  c  f 0,1,1 
 a  b  c  f 1,0,0 
 a  b  c  f 1,0,1 
 a  b  c  f 1,1,0 
 a  b  c  f 1,1,1
Ejemplo.- Escribir la SOP canónicos
a b c f a , b , c  f a, b, c  
f a, b, c  
0 0 0 0 a b c 0 
0 0 1 1  a  b  c 1  a b c 
0 1 0 0  a bc 0   a  b  c 
0 1 1 1  a  b  c 1 
1 0 0 1  a  b  c 1 
 a  b  c 
1 0 1 0  a b c 0   a  b  c
1 1 0 1  a  b  c 1 
1 1 1 0  a bc 0
Solución directa
a b c f a , b , c 
f (a,b,c) =
0 0 0 0
0 0 1 1 a b c +
0 1 0 0
0 1 1 1 a b c +
1 0 0 1 a b c +
1 0 1 0
1 1 0 1 a b c
1 1 1 0
Representación como POS canónicas
Toda función combinacional puede expresarse
como producto de sumas canónicas en la forma:
f x1, x2 ,...,xn   x1  x2  ... xn  f 0,0,...,0
x1  x2  ... xn  f 0,0,...,1
...
x1  x2  ... xn  f 1,1,...,0
x1  x2  ... xn  f 1,1,...,1
Escribir el POS canónicas
a b c f a , b , c  f (a,b,c) =
0 0 0 0 a  b  c  •
0 0 1 1
0 1 0 0 a  b  c •
0 1 1 1
1 0 0 1
1 0 1 0 a  b  c •
1 1 0 1
1 1 1 0 a  b  c
Representación de Funciones
• Por medio de una Tabla de Verdad

• En forma numérica
• A través de formas normales

Representar en Forma Numérica
a b c f a , b , c 
 m 1,3,4,6 
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
M 0,2,5,7
3 0 1 1 1
4 1 0 0 1
5 1 0 1 0
6 1 1 0 1
7 1 1 1 0
Formas Normales
• SOP canónicos
• POS canónicas
• SOP
• POS

Simplificación de Funciones

Simplificación de Funciones
Obtención de una forma normal

con un número mínimo de literales
El resultado es una forma normal

mínima: SOPmin o POSmin

Fundamentos
• Una función combinacional no varía si en
su forma normal un término se repite
a bc  ab c  abc  abc =
a bc  abc  ab c  abc  abc  abc

Fundamentos
• Dos términos que tienen las mismas variables, se agrupan
en un término si las combinaciones correspondientes a
estos términos son adyacentes
a bc  abc  ab c  abc  abc  abc

011 111 101 111 110 111
-11 1-1 11-

b·c + a·c + a·b
Método de Quine Mc-Cluskey

Simplificar f a, b, c  m0,1,2,3,6
TC TC Grupos de Grupos de
Ordenados 2 TC 4 TC
0 000 000 00- 0--

1 001 001 0-0 0--
2 010 010 0-1 Implicantes
3 011 011 01- Primos:
6 110 110 -10 0--
UNSA - EPIE WILDOR FERREL SERRUTO

-10 101
Tabla de Cobertura f a, b, c  m0,1,2,3,6
000 001 010 011 110

0--
-10
Seleccionamos los Implicantes Primos que

de manera óptima cubren a todos los
Términos Canónicos
f a, b, c  m0,1,2,3,6
abc
0-- a
Solución
-10 bc
f a, b, c   a  b  c

Conversión de
Combinación a Término
• Producto • Suma
abcde abcde
1-00- 01--1
ac d ab e

Determinación de la SOP mínima
1. Escribir los mintérminos en binario
2. Ordenar los mintérminos según la cantidad de
unos
3. Formar Grupos de 2 mintérminos, Grupos de 4
mintérminos, Grupos de 8 mintérminos, etc.
4. Determinar los Implicantes Primos
5. Dibujar la Tabla de Cobertura
6. Seleccionar los Implicantes Primos que cubren de
manera óptima a todos los mintérminos
7. Convertir los Implicantes Primos seleccionados a
Términos Producto y sumar estos términos

Determinación del POS mínimo
1. Escribir los Maxtérminos en binario
2. Ordenar los Maxtérminos según la cantidad de unos
3. Formar Grupos de 2 Maxtérminos, Grupos de 4
Maxtérminos, Grupos de 8 Maxtérminos, etc.
4. Determinar los Implicantes Primos
5. Dibujar la Tabla de Cobertura
6. Seleccionar los Implicantes Primos que cubren de
manera óptima a todos los Maxtérminos
7. Convertir los Implicantes Primos seleccionados a
Términos Suma y efectuar el producto de estos
términos
Selección de Implicantes Primos
Implicante
Primo Esencial
0001 0011 0101 1011 1100 1101 1110 1111
11-- V V V V
00-1 V V
0-01 V V
-011 V V
-101 V V
1-11 V V
Método de Petrick
0001 0011 0101 1011
A 00-1 V V
B 0-01 V V
C -011 V V
D -101 V
E 1-11 V
(A o B) y (A o C) y (B o D) y (C o E)
(A + B) · (A + C) · (B + D) · (C + E)
Método de Petrick (A + B) · (A + C) · (B + D) · (C + E)
= (A+AC+AB+BC) ·(BC+BE+CD+DE) =
= (A+BC) ·(BC+BE+CD+DE) =
= ABC + ABE + ACD + ADE + BC =
= ABE + ACD + ADE + BC
(A y B y E) o (A y C y D) o (A y D y E) o (B y C)
(A y B y E) o (A y C y D) o (A y D y E) o (B y C)
0001 0011 0101 1011
A 00-1 V V
B 0-01 V V
C -011 V V
D -101 V
E 1-11 V
Implicante Primo Esencial y los Implicantes Primos B, C :
11--
0-01
-011
Ejemplo - Hallar el POS mínimo para :
f a, b, c, d    m1,3,5,11,12,13,14,15
f a, b, c, d    M 0,2,4,6,7,8,9,10 
TC TC Ordenados Grupos de 2 TC Grupos de 4 TC
0 0000 0000 V 00-0 V 0--0
2 0010 0010 V 0-00 V -0-0
4 0100 0100 V -000 V 0--0
6 0110 1000 V 0-10 V -0-0
7 0111 0110 V -010 V
8 1000 1001 V 01-0 V
9 1001 1010 V 100-
10 1010 0111 V 10-0 V
011-
0000 0010 0100 0110 0111 1000 1001 1010
0--0 V V V V
-0-0 V V V V
100- V V
011- V V
Implicantes Primos Esenciales:
0--0
-0-0
100-
011-
f a, b, c, d   a  d b  d a  b  c a  b  c 
Método de los Mapas de
Karnaugh

Mapa de Karnaugh
Es un conjunto de casilleros que corresponden

a todas las combinaciones posibles de las
variables de la función
distribuidos de manera que
los casilleros que tienen un lado común
corresponden
a combinaciones adyacentes.

Mapa de 2 variables
ab a
00 0 1
01 0 00 10
b
10 1 01 11
11

Mapa de 3 variables
abc
000
001 ab
010 00 01
11 10
011 0 000 010 110 100
100 c
1 001 011 111 101
101
110
111
Agrupaciones en el Mapa de 3
variables
ab
00 01 11 10
0
c
1

Términos Producto en el Mapa
de 3 variables
bc
c ab
00 01 11 10
0 1 1 1 1
c
1 1 0 1 1
bc a ab
Mapa de 4 variables
ab
00 01 11 10
00 0000 0100 1100 1000
01 0001 0101 1101 1001
cd
11 0011 0111 1111 1011
10 0010 0110 1110 1010

variables
ab
00 01 11 10
00
01
cd
11
10

de 4 variables
ab
00 01 11 10 bd
00
01
cd
11
10
bd bd
Mapa de 5 variables
abc
000 001 011 010 100 101 111 110
00 00000 00100 01100 01000 10000 10100 11100 11000

01 00001 00101 01101 01001 10001 10101 11101 11001
de
11 00011 00111 01111 01011 10011 10111 11111 11011
10 00010 00110 01110 01010 10010 10110 11110 11010

variables
abc
000 001 011 010 100 101 111 110
00 0 0 0 1 0 0 0 1
01 0 0 0 0 0 0 0 0
de
11 0 0 0 0 0 0 0 0
10 0 1 0 0 0 1 0 0

Agrupaciones
en el Mapa de
5 variables

de 5 variables
abc bc d e
000 001 011 010 100 101 111 110
00 0 0 0 1 0 0 0 1
01 0 0 0 0 0 0 0 0
de
11 0 0 0 0 0 0 0 0
10 0 1 0 0 0 1 0 0
b cd e
Simplificación con los Mapas de
Karnaugh
Para obtener la SOP mínima
• Colocar en los casilleros del mapa los valores de la
función
• Agrupar los casilleros que tienen valor “1” buscando
formar la menor cantidad posible de grupos, cada
grupo con la mayor cantidad posible de casilleros
• Por cada agrupación escribir un término producto
• Sumar los Términos Producto

con los Mapas de Karnaugh Para obtener el POS mínimo
• Colocar en los casilleros del mapa los
valores de la función
• Agrupar los casilleros que tienen valor “0”
buscando formar la menor cantidad
posible de grupos, cada grupo con la
Simplificación
mayor cantidad posible de casilleros

• Por cada agrupación escribir un término
suma
• Escribir el producto de los Términos Suma

con los Mapas de Karnaugh
Objetivo
Buscar formar
la menor cantidad posible de grupos,
Simplificación
cada grupo
con la mayor cantidad posible de casilleros

f a, b, c, d    m1,3,5,11,12,13,14,15
ab
SOP mínima = ?
abcd acd 11 10
0001 00 01
0011
0101
00 0 0 1 0 b cd
1011 01 1 1 1 0
cd
1100 11 1 0 1 1
1101
10 0 0 1 0
1110
1111
ab
f a, b, c, d   ab  a c d  b cd
f a, b, c, d    M 0,1,3,5,6,7,8,14,15
POS mínima = ? b  c  d 
a  d 
ab
abcd 00 01 11 10
0000
0001 00 0 1 1 0
0011 01 0 0 1 1
0101 cd
11 0 0 0 1
0110
0111 10 1 0 0 1
1000
1110
1111
b  c 
f a, b, c, d   b  c  d   ( a  d )  (b  c )
Funciones Incompletamente
Especificadas
a b c f(a,b,c)
0 0 0 1
En el planteamiento de 0 0 1 0
una función
0 1 0 -
combinacional, para
algunas combinaciones 0 1 1 1
el valor de la función es 1 0 0 0
indeterminado 1 0 1 -
1 1 0 -
1 1 1 1
a b c f(a,b,c)
Representación 0 0 0 1
0 0 1 0
0 1 0 -
0 1 1 1
1 0 0 0
1 0 1 -
1 1 0 -
1 1 1 1
f a, b, c    m0,3,7    d 2,5,6 

f a, b, c    M 1,4    D2,5,6 
a b c f(a,b,c)
Simplificación 0 0 0 1
0 0 1 0
0 1 0 - 1
0 1 1 1
ab 1 0 0 0
00 01 11 10 1 0 1 - 0
0 1 - - 0 1 1 0 - 1
c
1 0 1 1 - 1 1 1 1
f a, b, c   b  a  c
Realización con Ayuda de
Puertas XOR

Realización con ayuda de puertas
XOR
Es conveniente para a b c f(a,b,c)
algunas funciones 0 0 0 0
0 0 1 1
Ejemplo: La función 0 1 0 1
bit de paridad par 0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

Intentamos Simplificar
ab
00 01 11 10
0 0 1 0 1
c
1 1 0 1 0
La SOP mínima coincide con la SOP canónicos

Mapa Especial para Realización con
puertas XOR
ab
00 01 10 11
0 1 1 1 1
c
1 1 1 1 1
Los casilleros que se agrupan

deben tener valor “1”
Agrupaciones en el Mapa Especial
____
(ab)
ab (ab)
00 01 10 11
0 1 1 1 1
c
1 1 1 1 1

_
(ab)·c
ab
00 01 10 11
0 0 1 1 0
c
1 0 1 1 0
(ab)·c

____ _
(ab)·c
ab
00 01 10 11
0 1 0 0 1
c
1 1 0 0 1
____
(ab)·c
Ejemplo. Realizar, con ayuda de puertas XOR, la
función f (a,b,c,d) = Bit de paridad par
a  b   c  d  ab
a  b   c  d 
00 01 10 11
00 0 1 1 0
01 1 0 0 1
cd
10 1 0 0 1
11 0 1 1 0
f a, b, c, d   a  b   c  d 
Ejemplo. f (a,b,c,d) = Bit de paridad par
a
b
f(a,b,c,d)
c
d

Tecnologías de IC Digitales

Tecnologías de IC Digitales
Tecnologías bipolares
TTL, TTL Schottky, ECL, etc.
Tecnologías MOS
NMOS, PMOS, CMOS, etc.
Tecnologías mixtas
BiCMOS

Tecnología TTL standard
Representación del 0 y 1
5,0 V
2,0 V
0,8 V
0V
Puerta NOT TTL
Vcc
4 k 1,6 k 130 
Q4
Vx
Q2
D1
Vz
Q1
Q3
1 k

Operación de Conmutación:
Transistor Apagado (en corte)
Vcc Vcc
0V

Operación de Conmutación:
Transistor Encendido (saturado)
Vcc Vcc
0,1 V
0,6 V

Puerta NOT con entrada
Vcc baja
0,6 Q4
0,1 Q2
D1
Vx Vz
Q1
3,8
Q3

Puerta NOT con entrada
Vcc
alta
1,8 0,7 Q4
Vx 1,2 Q2
D1
Vz
Q1
0,6 0,1
Q3

Entrada Salida
5,0 V 5,0 V
Niveles de Voltaje
2,4 V VOHmin
VIHmin 2,0 V
VILmax 0,8 V
0,4 V VOLmax
0V 0V
Inmunidad al Ruido
0,8
0,4
Vcc
“1” “1” “0”

Corrientes de Entrada y Salida
Vcc Vcc
Q4
0,7 0,7 Q1’
IOL 0,2
Q2 D1
Q2’
0,6 0,1 IIL
Q3
IOLmax = 16 mA IILmax = -1,6 mA

Vcc Vcc
Q4
Q1’
IOH
Q2 D1
Q2’
IIH
Q3
IOHmax = -400 µA IIHmax = 40 µA

Capacidad de salida (fan-out)
• La capacidad o factor de carga es el número
máximo de entradas lógicas estándar que una
salida puede controlar.
• IOH max / IIH max = 10
Tiempos de retraso de propagación

• t PLH - Tiempo de retraso al pasar de 0 a 1: 22 nS.
• t PHL - Tiempo de retraso al pasar de 1 a 0: 15 nS.

Puerta NAND TTL
Vcc
4 k 1,6 k 130 
Q4
Vx
Q2
D1
Vy Vz
Q1
Q3
1 k

Vcc
4 k 1,6 k 130 
Puerta NAND
Q4
TTL Vx
Q2
D1
Vy Vz
Q1
Q3
1 k
Vx Vy Q1 Q2 Q3 Q4 Vz

Puerta NAND TTL
Vcc
con colector abierto
Vx
Q2 Vz
Q1
Vy
Q3

Operación AND por conexión
Vcc Vcc Vcc
Va Q2 Q2’ Vc
Q1 Q1’
Vb Vz Vd
Q3 Q3’

Operación AND por conexión
Vcc Vcc Vcc
Va Q2 Q2’ Vc
Q1 Q1’
Vb Vz Vd
Q3 Q3’
Q3 Q3’ Vz Vz
E E 0.1 V L
E A 0.1 V L
A E 0.1 V L
A A 5.0 V H

Puerta NAND TLL de Tres Estados
Vcc
Q4
Vx
Q2
Q1
Vy Vz
Ve Q3

Puerta NAND TLL de Tres Estados
Vcc
Q4
Vx Q2
Q1 Vz
Vy
Ve Q3
Ve Vx Vy Q1 Q2 Q3 Q4 Vz
H H H B-C E E A L
H H L E A A E H
H L H E A A E H
H L L E A A E H
L - - E A A A Alta Impedancia

Transistor Schottky

Puerta NAND TTL-LS (Low-power
Schottky)

Tecnología CMOS
Puerta Inversora CMOS Básica
VDD
Q2
Vx Vz Vx Q1 Q2 Vz
L A E H
Q1
H E A L

Puerta NAND CMOS Básica
VDD
Vx Vy Q1 Q2 Q3 Q4 Vz
L L
Q2 Q4
L H
Vz
H L
Vx Q3
H H
Vy Q1

Puerta NOR CMOS Básica
VDD
Vx Vx Vy Q1 Q2 Q3 Q4 Vz
Q2
L L
Vy
Q4 L H
Vz
H L
Q1 Q3 H H

Características de la Serie CMOS 4000B
NIVELES DE VOLTAJE
VIHmin = 3.5 V
VILmax = 1.5 V
VOHmin = 4.95 V
VOLmax = 0.05 V
MARGEN DE RUIDO
Margen de ruido de estado alto VNH:
VNH = VOH mín - VIH mín = 1.45 V
Margen de ruido de estado bajo VNL:
VNL = VIL máx - VOL máx = 1.45V
VDD VDD
A
Q2 Q2
L IIL
Vx Vz
IOL
Q1 Q1
E
IOL max = 400 A; IIL max = -1 A.

VDD VDD
E
Q2 Q2
H IIH
Vx Vz
IOH
Q1 Q1
A
IOH max = -400 A IIH max = 1 A

Capacidad de salida (fan-out)
• En régimen estático: IOH max / IIH max = 400.
• En régimen dinámico la entrada de cada puerta
CMOS constituye una capacitancia de 5 pF que al
cargarse o descargarse aumenta el tiempo de
propagación lo que limita el factor de carga a 50
para frecuencias menores a 1MHz.
Tiempo de retraso de propagación

• t P - Tiempo de retraso promedio: 50 nS.

Disipación de Potencia
• PD = 2,5 nW en régimen
estático y 1 mW a 1 PD
TTL
MHz.
• En la figura se muestra
la comparación de la CMOS
disipación de potencia de
TTL y CMOS en el
dominio de frecuencia f
operante

Puerta NAND CMOS con Drenador
Abierto
• Control de LEDs, relés,
etc.
Vx Q1
• Implementación de la
operación AND por
conexión.
Vy Q2
• Buses de fuente múltiple.

VDD
Ejercicio
• Calcular el valor mínimo R
y el valor máximo de la
resistencia
VDD
VDD
IR
R Q2
L
Vz
IOLmax IILmax Q1
Vx Q1
Vy Q2

Puerta de Transmisión
/s
/s
Q2
x z
x z
Q1 s
s
s Q1 Q2 Operación
L A A x y z desconectados
(Alta impedancia entre x y z)
H E E x y z conectados
Riesgos Temporizados
Implementar la función con una SOPmin
a b ab bc
00 01 11 10
0 1 1 1 0
c
1 1 0 0 0
a g1
tp1
b
f(a,b,c)
g2
c tp2

Cambiamos abc de 010 a 000
a g1
tp1
b
f(a,b,c)
g2
c tp2
ab a
00 01 11 10
0 1 1 1 0 b
c
1 1 0 0 0 c
f(a,b,c)

Sin embargo, si tp2 < tp1 entonces
a g1
tp1
b
f(a,b,c)
g2
c tp2 a
b
ab
00 01 11 10 c
0 1 1 1 0
c
1 1 0 0 0 g2
g1
f(a,b,c)
Riesgo temporizado estático de tipo 1
• Es un par de combinaciones adyacentes en
las que la función toma valor 1, pero que en
la transición entre estas combinaciones la
salida del circuito puede generar valor 0
durante un corto intervalo de tiempo.

Identificación de un riesgo temporizado
estático de tipo 1 en el mapa de K
a b ab bc
00 01 11 10
0 1 1 1 0
c
1 1 0 0 0
• Son dos casilleros adyacentes que tienen

valor 1, que han sido agrupados en
diferentes grupos, y no hay un grupo común
que los cubra

Eliminación de riesgos temporizados
estáticos de tipo 1 en el mapa de K
ab bc
ab 00 01 11 10
0 1 1 1 0
c 1 0 0 0
1
ac f  a , b, c  ab  bc  ac

  
TERMINO
REDUNDANTE
Eliminación de riesgos temporizados
estáticos de tipo 1 en el mapa de K
a g1
tp1
b
f(a,b,c)
g2
c tp2 a
b
g3
c
g2
g1
g3
f(a,b,c)

Circuitos Combinacionales
Modulares

Decodificador Binario
Convierte código
Binario Natural en
código uno entre n
Código Binario Decodificador Código Uno

Natural Binario entre n

Código Uno entre n
Con nivel alto Con nivel bajo
0 1000 0 0111
1 0100 1 1011
2 0010 2 1101
3 0001 3 1110

Decodificador Binario 2 a 4
BA Y0 Y1 Y2 Y3
00 1 0 0 0
01 0 1 0 0
10 0 0 1 0
11 0 0 0 1

Representación
Y0
B Y1
A Y2
Y3

Decodificador Binario 2 a 4 con
entrada de habilitación
GBA Y0 Y1 Y2 Y3
000 1 0 0 0
001 0 1 0 0
010 0 0 1 0
011 0 0 0 1
1-- 0 0 0 0
Representación
Y0
B Y1
A Y2
G Y3

Decodificador Binario 3 a 8
CBA Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
000 1 0 0 0 0 0 0 0
001 0 1 0 0 0 0 0 0
010 0 0 1 0 0 0 0 0
011 0 0 0 1 0 0 0 0
100 0 0 0 0 1 0 0 0
101 0 0 0 0 0 1 0 0
110 0 0 0 0 0 0 1 0
111 0 0 0 0 0 0 0 1
Representación
Y0
Y1
C Y2
B Y3
A Y4
Y5
Y6
Y7

Decodificador Binario 3 a 8 con
nivel activo bajo de salida
CBA Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
000 0 1 1 1 1 1 1 1
001 1 0 1 1 1 1 1 1
010 1 1 0 1 1 1 1 1
011 1 1 1 0 1 1 1 1
100 1 1 1 1 0 1 1 1
101 1 1 1 1 1 0 1 1
110 1 1 1 1 1 1 0 1
111 1 1 1 1 1 1 1 0
Representación
Y0
Y1
C Y2
B Y3
A Y4
Y5
Y6
Y7

74138
G1 G2A G2B CBA Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
1 0 0 000 0 1 1 1 1 1 1 1
1 0 0 001 1 0 1 1 1 1 1 1
1 0 0 010 1 1 0 1 1 1 1 1
1 0 0 011 1 1 1 0 1 1 1 1
1 0 0 100 1 1 1 1 0 1 1 1
1 0 0 101 1 1 1 1 1 0 1 1
1 0 0 110 1 1 1 1 1 1 0 1
1 0 0 111 1 1 1 1 1 1 1 0
0 - - --- 1 1 1 1 1 1 1 1
- 1 - --- 1 1 1 1 1 1 1 1
- UNSA --EPIE 1 ---WILDOR
1 FERREL
1 SERRUTO
1 1 1 1 1 1941
Representación
C Y0
B Y1
A Y2
Y3
Y4
G1 Y5
G2A Y6
G2B Y7

Ampliación de decodificadores
Usando DCs 2 a 4 con entrada de habilitación
organizar un DC 3 a 8

C Y0 Y0
B Y1 Y1
A Y2 Y2
Y3 Y3
Y4 Y4
“1” G1 Y5 Y5
G2A Y6 Y6
D G2B Y7 Y7
Ampliación
C C Y0 Y8
B B Y1 Y9
A A Y2 Y10
Y3 Y11
Y4 Y12
G1 Y5 Y13
__ G2A Y6 Y14
G G2B Y15
Y7

Realización de funciones con
decodificadores
Realizar la función f(a,b,c)=∑m(1,3,5,6)
Nivel activo de las salidas del

Usando
decodificador
Lista de mintérminos
Nivel activo alto
Lista de maxtérminos
Lista de maxtérminos
Nivel activo bajo
Lista de mintérminos

Decodificador BCD a 7 segmentos
Convierte código
BCD en código 7
segmentos
Decodificador
Código 7
Código BCD BCD a 7 segmentos
Segmentos

Indicador de 7 segmentos con
ánodo común
a
f b
g
a
b
e c c
d
e
d f
g

Control de LED
Vcc Vcc
a
Q2
Q1
Q3

Símbolo a b c d e f g
a
0 0 0 0 0 0 0 1
f g b
1 1 0 0 1 1 1 1
Código 7 segmentos
e c
2 0 0 1 0 0 1 0 d
3 0 0 0 0 1 1 0
4 1 0 0 1 1 0 0
5 0 1 0 0 1 0 0
6 1 1 0 0 0 0 0
7 0 0 0 1 1 1 1
8 0 0 0 0 0 0 0
9 0 0 0 1 1 0 0
DCBA a b c d e f g
BCD a Código 7 segmentos

0000 0 0 0 0 0 0 1
0001 1 0 0 1 1 1 1
0010 0 0 1 0 0 1 0
0011 0 0 0 0 1 1 0
0100 1 0 0 1 1 0 0
Decodificador
0101 0 1 0 0 1 0 0
0110 1 1 0 0 0 0 0
0111 0 0 0 1 1 1 1
1000 0 0 0 0 0 0 0
1001 0 0 0 1 1 0 0
Representación
a
D b
C c
B d
A e
f
g

Conexión del Decodificador con el
Indicador de 7 Segmentos Vcc
a
a
D b f b
C c g
B d
A e e c
f
g
d
RBI DCBA a b c d e f g RBO
1 0000 0 0 0 0 0 0 1 1
- 0001 1 0 0 1 1 1 1 1
- 0010 0 0 1 0 0 1 0 1
- 0011 0 0 0 0 1 1 0 1
- 0100 1 0 0 1 1 0 0 1
- 0101 0 1 0 0 1 0 0 1
- 0110 1 1 0 0 0 0 0 1
74247
- 0111 0 0 0 1 1 1 1 1
- 1000 0 0 0 0 0 0 0 1
- 1001 0 0 0 1 1 0 0 1
0 0000 1 1 1 1 1 1 1 0
Sin blanqueo
Con blanqueo

Representación
D C B A
RBI RBO
a b c d e f g

Display de 3 Cifras
0000 0011 Vcc
0000
D C B A D C B A D C B A
RBI RBO RBI RBO RBI RBO
a b c d e f g a b c d e f g a b c d e f g

El Codificador con Prioridad
Identificador
CD con de la solicitud
Solicitudes de
activa de
servicio Prioridad mayor
prioridad

Codificador con Prioridad 4 a 2
I3 I2 I1 I0 A1 A0
1 - - - 1 1
0 1 - - 1 0
0 0 1 - 0 1
0 0 0 1 0 0
0 0 0 0 0 0
Símbolo Lógico
I3
I2 A1
I1 A0
I0

Codificador con prioridad 8 a 3
I7
I6
I5 A2
I4 A1
I3 A0
I2
I1
I0

Codificador con Prioridad
__ __ __ __ __ __ __ __
I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0
0 1 1 1 1 1 1 1 0 0 0
- 0 1 1 1 1 1 1 0 0 1
- - 0 1 1 1 1 1 0 1 0
- - - 0 1 1 1 1 0 1 1
- - - - 0 1 1 1 1 0 0
- - - - - 0 1 1 1 0 1
- - - - - - 0 1 1 1 0
- - - - - - - 0 1 1 1
1 1 1 1 1 1 1 1 0 0 0
Codificador con Prioridad 4 a 2 con entrada
y salida de habilitación y selector de grupo
EI I3 I2 I1 I0 A1 A0 GS EO
1 1 - - - 1 1 1 0
1 0 1 - - 1 0 1 0
1 0 0 1 - 0 1 1 0
1 0 0 0 1 0 0 1 0
1 0 0 0 0 0 0 0 1
0 - - - - 0 0 0 0
Símbolo Lógico
EI
A1
I3
A0
I2
GS
I1
EO
I0

74148
__ __ __ __ __ __ __ __ __ __ __ __ __ __
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
0 0 1 1 1 1 1 1 1 1 1 1 0 1
0 - 0 1 1 1 1 1 1 1 1 0 0 1
0 - - 0 1 1 1 1 1 1 0 1 0 1
0 - - - 0 1 1 1 1 1 0 0 0 1
0 - - - - 0 1 1 1 0 1 1 0 1
0 - - - - - 0 1 1 0 1 0 0 1
0 - - - - - - 0 1 0 0 1 0 1
0 - - - - - - - 0 0 0 0 0 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
1 - - - - - - - - 1 1 1 1 1
74148
EI
I7
A2
I6
A1
I5
A0
I4
I3 GS
I2 EO
I1
I0

Ampliación de codificadores con
prioridad
Usando CDs 4 a 2 con entrada, salida de
habilitación y selector de grupo organizar un CD
8a3

EI EI
I15 I7
A2
I14 I6
A1
I13 I5
A0
I12 I4
I11 I3 A3
GS
I10 I2 EO
I9 I1
A2
I8 I0
Ampliación
A1
EI
I7 I7
A2
I6 I6
A1 A0
I5 I5
A0
I4 I4
I3 I3 GS
I2 I2 EO GS
I1 I1
I0 I0 EO
El Multiplexor
Conmutador Digital
D0
D1
Y
D2
D3
1 1 0 0 S1
1 0 1 0 S0

Multiplexor de 1 bit y 4 entradas
D0 D1 D2 D3 S1 S0 Y
0 - - - 0 0 0 D0
1 - - - 0 0 1 D1
D2
- 0 - - 0 1 0
D3 Y
- 1 - - 0 1 1
- - 0 - 1 0 0 S1
S0
- - 1 - 1 0 1
- - - 0 1 1 0
- - - 1 1 1 1
Y  D0  S1  S0  D1  S1  S0  D2  S1  S0  D3  S1  S0
Multiplexor de 1 bit y 4 entradas
S1 S0 Y
D0
0 0 D0 D1
D2
0 1 D1 D3 Y
1 0 D2 S1
S0
1 1 D3
Y  D0  S1  S0  D1  S1  S0  D2  S1  S0  D3  S1  S0

Multiplexor de 2 bits y 4 entradas
• Esquema como conmutador digital
• Símbolo lógico
• Tabla de verdad
• Expresiones lógicas de las salidas

Ampliación de Multiplexor
Usando MXs de 1 bit y 2 entradas organizar un
MX de 1 bit y 4 entradas

Realización de funciones con Multiplexor
Realizar la función f(a,b,c)=∑m(1,3,5,6)
a) Con multiplexor de 1 bit y 8 entradas
b) Con multiplexor de 1 bit y 4 entradas
c) Con multiplexor de 1 bit y 2 entradas

Biestables y Flip-flops

Elemento de Memoria
Un elemento de memoria almacena un bit
de información
• Biestables : S-R, S-R con entrada de

habilitación, Latch D transparente
• Flip-Flops : D, J-K

Elemento de Memoria
Q
.
.
.
Q
Q Q BIT ALMACENADO
0 0 Indeterminado
0 1 Cero Lógico (Elemento Reseteado)
1 0 Uno Lógico (Elemento Seteado)
1 1 Indeterminado

S
Biestable S-R Q
Q
R
S R FUNCIÓN
0 0 Entrada Prohibida S Q
0 1 Establecimiento de “1” (Seteo)
R Q
1 0 Establecimiento de “0” (Reseteo)
1 1 Conservación del Valor Anterior
Biestable S
Q
S-R con
entrada de C
habilitación Q
R
C S R FUNCIÓN
1 0 0 Conservación
S Q
1 0 1 Q = 0 (Reseteo)
C
1 1 0 Q = 1 (Seteo) Q
R
1 1 1 Entrada Prohibida
0 - - Conservación
Latch D transparente
D
Q
C
Q
C D FUNCIÓN
D Q
1 0 Q=0
1 1 Q=1 C Q
0 - Conservación
Flip-flop D Maestro-Esclavo
QM
D D Q D Q Q
C Q C Q Q
CLK D FUNCIÓN
D Q
0 Qt+1 =0
1 Qt+1 = 1
CLK Q

Flip-flop J-K Maestro-Esclavo
QM Q
J S Q S Q
C C
K R Q R Q Q
CLK
CLK J K FUNCIÓN
0 0 Qt+1 = Qt
J Q
0 1 Qt+1 =0
CLK
1 0 Qt+1 = 1 Q
K
1 1 Qt+1 = Qt
Flip-flop D comercial
CLK
D 0 1
Q
CLK Q
0
1 1
0 D

CLK
D 0 1 0
Q
CLK Q
1
1 0
0 D

CLK
D 0 1 0
Q
CLK Q
1
1 0
1 D

CLK
D 1 1
Q
CLK Q
0
0 1
1 D

CLK
D 1 0 1
Q
CLK Q
1
0 1
1 D

CLK
D 1 0 1
Q
CLK Q
1
1 1
0 D

Flip-flop D con entradas asíncronas Preset y Clear
PR
CLK Q
D
CLR
Flip-flop D con
entradas asíncronas
Preset y Clear
PR CLR CLK D FUNCIÓN

1 0 - - Q=0
0 1 - - Q=1
1 1 0 Qt+1 = 0
1 1 1 Qt+1 = 1

Flip-flop J-K disparado por flanco
CLK J K FUNCIÓN
0 0 Qt+1 = Qt
0 1 Qt+1 = 0
1 0 Qt+1 = 1
1 1 Qt+1 = Qt
Estado estable y estado metaestable
Vout1
“1” Vin2
Vout1 Q
Vin1
Vin2
Q
Vout2
“1”
Vin1
Vout2

Temporización
S
tpLH(S a Q) tpHL(R a Q)
Temporización
S
tpmin tpmin
Temporización
D
CLK
tpLH(CLK a Q) tpHL(CLK a Q) ts th
Temporización
D
CLK
ts th
El Flip-Flop D como divisor de
frecuencia
D Q Q
CK CK Q
CK
Q
El Flip-Flop J-K como divisor de
frecuencia
“1” Q
J Q
CK CK
“1” K Q
CK
Q
Registros y Contadoras

Contador de Rizo Modulo 8
Q0 Q1 Q2
“1” “1” “1”

J Q J Q J Q
CK CK CK CK
“1” Q “1” Q “1” Q
K K K
1 2 3 4 5 6 7 8
CK
Q0
Q1
Q2
Q0 Q1 Q2
“1” “1” “1”

J Q J Q J Q
CK CK CK CK
“1” Q “1” Q “1” Q
K K K
CLR CLR CLR
1 2 3 4 5 6 7 8
CK
Modulo 6
Q0
Q1
Q2
7493 QA QB QC QD
“1” “1” “1” “1”

J Q J Q J Q J Q
CLKA
“1” K Q “1” K Q “1” K Q “1” K Q
CLR CLR CLR CLR
CLKB
R0(1)
R0(2)
7490
QA QB QC QD
R9(1)
R9(2)
PR PR
J Q J Q J Q J Q
CLKA
K Q K Q K Q K Q
CLR CLR CLR CLR
CLKB
R0(1)
R0(2)
Contador Sincrónico Modulo 8 Q2
Q0 Q1
“1”
J Q J Q J Q
CK CK CK
“1” Q Q Q
K K K
CK
1 2 3 4 5 6 7 8
CK
Q0
Q1
Q2
Contador Sincrónico Modulo 8 con
entrada y salida de habilitación
Q0 Q1 Q2
EO
EI
J Q J Q J Q
CK CK CK
K Q K Q K Q
CK
Contador Sincrónico Modulo 8 con
entrada y salida de habilitación
• Diagramas temporales cuando EI=1
1 2 3 4 5 6 7 8
CK
Q0
Q1
Q2
EO
Ampliación de un Contador Sincrónico
Usando CTs de mod 8 con entrada y salida de
habilitación organizar un CT mod 64

Registro D3 0 0 Q3 0
D Q
Conjunto de Flip-
Flops con entrada CK Q
de reloj común D2 1 0 Q2 1
D Q
Operación: CK Q
Carga en D1 1 0 Q1 1
D Q
Paralelo
CK Q
D0 0 0 Q0 0
D Q
CK
CK Q
74163 /CLR /LD ENP ENT Función
0 - - - Borrado síncrono
1 0 - - Carga en paralelo
Conservación del valor

1 1 0 -
anterior

1 1 - 0 anterior
Conteo en BN ascendente
1 1 1 1
módulo 16

Reducción del
módulo de un
Contador
Sincrónico
Usando el 74163
organizar un CT
de década (0..9)

Registro de Desplazamiento
QA QB QC QD
RIN
D Q D Q D Q D Q
CK Q CK Q CK Q CK Q
CK
74194 /CLR S1 S0 Función
Borrado asíncrono
0 - -
QAQBQCQD=0000

1 0 0
anterior
Desplazamiento a la derecha
1 0 1
en QAQBQCQD
Desplazamiento a la izquierda
1 1 0
en QAQBQCQD
Carga en paralelo
1 1 1
QAQBQCQD=ABCD

Contador de Johnson
QA QB QC QD
RIN
D Q D Q D Q D Q
CK Q CK Q CK Q CK Q
CK
Contador de
Johnson
Usando el 74194
organizar un CT
de Johnson

Aplicación:
Frecuencímetro Digital
UNSA - EPIE-Curso: Electrónica Digital Profesor:Wildor Ferrel S.

Principio de Funcionamiento
fx
fC
Contar los pulsos de la señal de frecuencia desconocida fx en un

período de la señal de frecuencia conocida fC

Señales de Transferencia y Reposición
fC
Transferencia
Reposición

fx Contador Reposición
Registro Transferencia

Diagrama de Bloques Circuito Circuito Base de Tiempos
Oscilador
Selector
fC
Generación de las Señales de
Transferencia y Reposición
Circuito
fx
Acondi-
Contador BCD
cionador Reposición
de Señal
Registro
Transferencia
Decodificadores BCD a 7 Segmentos

Circuito Base de Tiempos
R0(1) R0(1) R0(1)
R0(2) R0(2) R0(2)
R9(1) R9(1) R9(1)

R9(2) R9(2) R9(2)
1 MHz
A A A
B B B
QD QC QB QA QD QC QB QA QD QC QB QA
100 KHz 10 KHz 1 KHz

Señales de Transferencia y Reposición
fC
Transferencia Reposición
fC
fC
Transferencia
Reposición
Circuito Contador
Reposición
R0(1) R0(1) R0(1) R0(1)

R0(2) R0(2) R0(2) R0(2)
R9(1) R9(1) R9(1) R9(1)

R9(2) R9(2) R9(2) R9(2)
fx
A A A A
B B B B
QD QC QB QA QD QC QB QA QD QC QB QA QD QC QB QA
Display de 4 Dígitos
0000 0011 0000 0000
D C B A D C B A D C B A D C B A
a b c d e f g a b c d e f g a b c d e f g a b c d e f g

Display de 4 Dígitos con Barrido
0010 D a
b
0001 C c
d
0101 B
e
f
g
0100 A
Vcc
0111
1011
1101
1110

Máquina de Estados
UNSA – EPIE - Curso: Electrónica Digital Profesor: Wildor Ferrel Serruto

Estructura Moore
Señales de Excitación Salidas
Entradas
x1 d1 y1
D Q z1
x2 CK
C.C.1 C.C.2
d2 y2 z2
Estado D Q
Actual CK
CLK
Estado
Ejemplo. Describir el Funcionamiento
x
d1 y1
D Q A Y0
CK Q
Y1
Y2
d2 y2 z
D Q B Y3
CK Q
Ecuación de Salida
z  y1  y 2
CLK
Ecuaciones de Estado
Ecuaciones de Excitación
d1  x  y1 Y 1  x  y1
d 2  y1  y 2 Y 2  y1  y 2
Tabla de Transiciones y Tabla de Salida
Ecuaciones de Estado
Y 1  x  y1 Ecuación de Salida
Y 2  y1  y 2 z  y1  y 2
x x
0 1 0 1
00 00 10 00 0 0
01 01 11 01 0 0
y1y2 y1y2
11 10 00 11 1 1
10 11 01 10 0 0
Y1Y2 z
x
0 1
00 00 10
01 01 11
Diagrama de Estados
y1y2
11 10 00 1
z=0 z=0
10 11 01
Y1Y2
00 10
0 1 1
0 0
01 1 11
0 z=0 z=1
Etapas del Diseño
• Planteamiento del Problema
• (Diagramas de Tiempo)
• (Diagrama de Estados)
• Tabla de Transiciones, Tabla de Salida
• Simplificación
• Codificación
• Ecuaciones de Excitación, Ecuaciones de Salida
• Diagrama Lógico

Ejemplo
Diseñar un contador reversible BN módulo 4
x QA
? QB
CLK
x Conteo
0 Ascendente
1 Descendente
Estructura
d0 y0 QA
D Q
x
CK
C.C.1
d1 y1 QB
D Q
CK
CLK

Diagrama de Estados
0
y1y0 1
00 01
0 1 1 0
1
11 10
0
Tabla de Transiciones
0
x
y1y0 1 0 1
00 01
00 01 11
01 10 00
0 1 1 0 y1y0
11 00 10
1 10 11 01
11 10
Y1Y0
0

x
0 1
Ecuaciones de Estado00 01 11
01 10 00
y1y0
11 00 10
10 11 01
Y1Y0
x x
0 1 0 1
00 0 1 00 1 1
01 1 0 01 0 0
y1y0 y1y0
11 0 1 11 0 0
10 1 0 10 1 1
Y1 Y0
Y 1  y1  y 0  x Y 0  y0
Ecuaciones de Excitación
Ecuaciones de las Entradas
de los Flip-Flops
Y 1  y1  y 0  x Y 0  y0
d1  y1  y 0  x d 0  y0

Diagrama Lógico
d0 y0 QA
D Q
x
CK
d1 y1 QB
D Q
CK
CLK

Electronica Digital PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Electronica Digital PDF

Cargado por

Copyright:

Formatos disponibles

Electrónica Digital

Wildor Ferrel Serruto

UNSA - EPIE WILDOR FERREL SERRUTO 1

UNSA - EPIE WILDOR FERREL SERRUTO 2

UNSA - EPIE WILDOR FERREL SERRUTO 3

UNSA - EPIE WILDOR FERREL SERRUTO 6

UNSA - EPIE WILDOR FERREL SERRUTO 7

UNSA - EPIE WILDOR FERREL SERRUTO 9

UNSA - EPIE WILDOR FERREL SERRUTO 10

UNSA - EPIE WILDOR FERREL SERRUTO 11

UNSA - EPIE WILDOR FERREL SERRUTO 12

UNSA - EPIE WILDOR FERREL SERRUTO 13

UNSA - EPIE WILDOR FERREL SERRUTO 14

UNSA - EPIE WILDOR FERREL SERRUTO 18

UNSA - EPIE WILDOR FERREL SERRUTO 19

( 0001 1001 1000 0010 )BCD

0001 1001 1000 0010

UNSA - EPIE WILDOR FERREL SERRUTO 22

Dos combinaciones son adyacentes si

UNSA - EPIE WILDOR FERREL SERRUTO 24

UNSA - EPIE WILDOR FERREL SERRUTO 25

UNSA - EPIE WILDOR FERREL SERRUTO 26

UNSA - EPIE WILDOR FERREL SERRUTO 27

( 110011 )BN  ( 101010 )GRAY

Se emplea para representar

UNSA - EPIE WILDOR FERREL SERRUTO 29

UNSA - EPIE WILDOR FERREL SERRUTO 30

UNSA - EPIE WILDOR FERREL SERRUTO 31

0011 0110 1011 0010 0101 1011 1010

UNSA - EPIE WILDOR FERREL SERRUTO 33

UNSA - EPIE WILDOR FERREL SERRUTO 34

UNSA - EPIE WILDOR FERREL SERRUTO 36

Un código C con distancia mínima dC puede

Un código C con distancia mínima dC puede

Mensaje Palabra Palabra Mensaje

UNSA - EPIE WILDOR FERREL SERRUTO 51

• Para que un código quede definido se necesita

UNSA - EPIE WILDOR FERREL SERRUTO 52

UNSA - EPIE WILDOR FERREL SERRUTO 53

UNSA - EPIE WILDOR FERREL SERRUTO 54

UNSA - EPIE WILDOR FERREL SERRUTO 56

UNSA - EPIE WILDOR FERREL SERRUTO 57

UNSA - EPIE WILDOR FERREL SERRUTO 58

Mensajes Palabras Código 0 1 2 3 4 5 6 7

UNSA - EPIE WILDOR FERREL SERRUTO 59

UNSA - EPIE WILDOR FERREL SERRUTO 63

UNSA - EPIE WILDOR FERREL SERRUTO 65

C8 = R8R9R10R11R12 = 0 La posición del

Wildor Ferrel Serruto

UNSA - EPIE WILDOR FERREL SERRUTO 68

Se representa f(x0, x1, x2);

x0, x1, x2 - son los argumentos o variables

UNSA - EPIE WILDOR FERREL SERRUTO 69

UNSA - EPIE WILDOR FERREL SERRUTO 70

UNSA - EPIE WILDOR FERREL SERRUTO 71

UNSA - EPIE WILDOR FERREL SERRUTO 72

UNSA - EPIE WILDOR FERREL SERRUTO 73

UNSA - EPIE WILDOR FERREL SERRUTO 74

UNSA - EPIE WILDOR FERREL SERRUTO 75

UNSA - EPIE WILDOR FERREL SERRUTO 76

UNSA - EPIE WILDOR FERREL SERRUTO 77

UNSA - EPIE WILDOR FERREL SERRUTO 78

UNSA - EPIE WILDOR FERREL SERRUTO 79