que el voltaje de entrada sea ascendente (de BAJA cuadrar las formas de onda con tiempos de subida

a ALTA) o descendente (de ALTA a BAJA). y bajada lentos.

En la figura 7-24(b) se muestra un perfil de Los circuitos Schmitt trigger se encuentran
voltaje del CI TTL inversor Schmitt trigger 7414. también disponibles en CMOS y dentro de éstos se CI TTL inversor
Obsérvese que el umbral de conmutación es dife- incluyen los CI 40106, 4093, 74HC14 y 74AC14. Schmitt trigger
rente para voltajes positivos (V ) y voltajes nega- Una de las características de un multivibrador 7414
tivos (V ). El perfil de voltaje del CI 7414 muestra biestable (o flip-flop) es que sus salidas son ALTA
que el umbral de conmutación es de 1.7 V para un o BAJA. Cuando cambia su estado (de ALTA a
voltaje de entrada positivo (V ); sin embargo, el
umbral de conmutación es de 0.9 V para un vol-
taje de entrada negativo (V ). La diferencia entre
estos umbrales de conmutación (1.7 V y 0.9 V) se
llama histéresis, la cual proporciona una excelente
inmunidad al ruido y ayuda al Schmitt trigger a
Conteste las preguntas siguientes.
25. El es un buen dispositivo para
cuadrar la forma de onda con tiempos de su-
bida y de bajada lentos.
26. Dibuje un símbolo esquemático de un inversor
Schmitt trigger.
7-8 Símbolos lógicos del IEEE
Los símbolos lógicos de los flip-flops que el lector
ha aprendido son los tradicionales reconocidos por
la mayoría de la gente que trabaja en la industria
electrónica. Los manuales de datos de los fabrican-
tes generalmente incluyen símbolos tradicionales
y, en fechas recientes, han incluido también nuevos
símbolos lógicos estándar del IEEE.
La tabla de la figura 7-25 muestra los símbolos
lógicos de flip-flops y latch aprendidos en este ca-
pítulo junto con sus equivalentes del IEEE. Todos
los símbolos lógicos del IEEE son rectangulares
Copyright © 2008. McGraw-Hill España. All rights reserved.
e incluyen el número del CI directamente arriba
del símbolo. Los rectángulos menores muestran el
número de dispositivos duplicados en el circuito.
Observe que todas las entradas se encuentran a la
izquierda del símbolo IEEE y las salidas a la de-
recha.
El símbolo del flip-flop tipo D del IEEE 7474
muestra cuatro entradas indicadas por una S (de
set), >C1 (de reloj disparado por el flanco posi-
tivo), 1D (de datos) y R (de reset). Los triángulos
en las entradas S y R sobre el símbolo del 7474
del IEEE las identifican como entradas activas en
BAJA, en tanto que las salidas del 7474 se encuen-
tran a la derecha del símbolo IEEE sin marcas de
Tokheim, R. L. (2008). Electrónica digital : Principios y aplicaciones (7a. ed.). Retrieved from http://ebookcentral.proquest.com
Created from bibliocunsp on 2020-07-03 20:03:09.
BAJA o de BAJA a ALTA), lo hacen tan rápido
sin que las salidas se encuentren en la región inde-
finida. Esta “acción rápida” de la salida representa
también una de las características de los circuitos
Schmitt trigger. Histéresis
27. Se dice que un Schmitt trigger tiene
debido a que sus umbrales de
conmutación son diferentes tanto para las en-
tradas positivas como para las negativas.
28. Los Schmitt trigger se utilizan comúnmente
como (memorias, acondicionado-
res de señal).
identificación internas. Las salidas Q tienen trián-
gulos que sugieren salidas activas en BAJA. Las Símbolos
marcas dentro de los símbolos lógicos del IEEE lógicos del IEEE
son estándar, mientras que las marcas externas va-
rían de un fabricante a otro.
Considere el símbolo lógico del IEEE del flip-
flop J-K maestro/esclavo dual 7476 de la figura 7-
25. Las entradas internas están marcadas con una
S (set), 1J (datos J), C1 (reloj), 1K (datos K) y R
(reset). El 7476 en la parte superior del símbolo
identifica al CI TTL específico. Las marcas que
están cerca de las salidas Q y Q son los símbo-
los únicos del IEEE para el disparo de pulsos. El
símbolo lógico del IEEE del CI 7476 muestra que
existen dos entradas activas en BAJA (S y R) y una
sola salida activa en BAJA (Q) en cada flip-flop
J-K. Las entradas y salidas activas en BAJA están
marcadas con un pequeño triángulo rectángulo. El
símbolo se repite abajo para indicar que el CI 7476
contiene dos flip-flops J-K idénticos.
El símbolo lógico IEEE estándar del latch
transparente de 4 bits 7475 se reproduce en la fi-
gura 7-25. Obsérvese que los cuatro rectángulos
representan los cuatro latches tipo D incluidos en
el CI 7475; a su vez, las cuatro terminales de salida
Q están marcadas con pequeños triángulos.
Flip-flops Capítulo 7 245
 'MJQGMPQ$*
4ÎNCPMP
MÓHJDP
USBEJDJPOBM 4ÎNCPMP
MÓHJDP
EFM
*&&&
MBUDI

'MJQGMPQ
55-
EVBM
UJQP 1SFTFU 
%
 
1SFTFU 4
14 2

3FMPK $
%BUPT % 2 %
'' 
%BUPT 2
3

#PSSBS


1SFTFU 2
3FMPK $-, 2 
3FMPK
$-3 
%BUPT 2

#PSSBS
#PSSBS

'MJQGMPQ
+, 
EVBM 1SFTFU 
1SFTFU 4
NBFTUSP
 
%BUPT
+ + 2
FTDMBWP 14 
3FMPK $
55-
 %BUPT + 2 
%BUPT
, , 2
'' 
#PSSBS 3
3FMPK $-,


1SFTFU

%BUPT
+ 2
%BUPT , 2
$-3 
3FMPK

%BUPT
, 2
#PSSBS 
#PSSBS

-BUDI 
USBOTQBSFOUF 
%BUPT % 2
EF

CJUT % 2
&OUSBEB % 2 $ 2

55-
 )BCJMJUBS
EF
EBUPT % 2 $ 2
% 2 % 2

%BUPT

%BUPT % 2
2
&
 2 $ 2
&OUSBEBT )BCJMJUBS
2 $ 2
IBCJMJUBEBT
&
 2 
%BUPT % 2


&TUÃOEBS

EFM
*&&&

Fig. 7-25 Comparación de los símbolos tradicionales con los del IEEE de algunos flip-flops.
Copyright © 2008. McGraw-Hill España. All rights reserved.

30. Las salidas complementos (Q) de los flip-flops

Conteste las preguntas siguientes. y latches en un símbolo de IEEE están desig-
29. La marca C dentro del símbolo del IEEE re- nadas por el símbolo .
presenta la entrada de control o las entradas 31. Lo puesto en 0 asincrónicos de los flip-
de los flip-flops. flops 7474 y 7476 son entradas activas en
y están marcadas con la letra
R, que quiere decir .

246 Capítulo 7 Flip-flops

Tokheim, R. L. (2008). Electrónica digital : Principios y aplicaciones (7a. ed.). Retrieved from http://ebookcentral.proquest.com
Created from bibliocunsp on 2020-07-03 20:03:09.
 Capítulo 7 Resumen y repaso

1. Los circuitos lógicos se clasifican en
combinacionales y secuenciales. Los circuitos
lógicos combinacionales utilizan las compuertas
AND, OR y NOT y no tienen una memoria
característica. Los circuitos lógicos secuenciales
usan flip-flops e implican una memoria
característica.
2. Los flip-flops se cablean para formar contadores,
registros y dispositivos de memoria.
3. Las salidas de los flip-flops son opuestas o
complementos.
4. La tabla de la figura 7-26 resume algunos de los flip-
flops básicos.
$JSDVJUP
Resumen
5. Los diagramas de forma de ondas (temporización)
se utilizan para describir la operación de los
dispositivos secuenciales.
6. Los flip-flops pueden ser de los tipos disparados por
flanco o maestro/esclavo y también ser disparados
por pulso o por flanco.
7. Los flip-flops especiales llamados latches se utilizan
ampliamente en la mayoría de los circuitos digitales
como memorias buffer temporales.
8. Los circuitos Schmitt trigger son dispositivos
especiales que se emplean en el acondicionamiento
de señales.
9. La figura 7-25 compara los símbolos tradicionales de
los flip-flop/latch con los nuevos símbolos lógicos del
IEEE.
4ÎNCPMP
MÓHJDP 5BCMB
EF
WFSEBE $PNFOUBSJPT

'MJQGMPQ
34 4 3 2 -BUDI
34
4 2
  1SPIJCJEP 'MJQGMPQ
TFUSFTFU
''    4FU
3 2    3FTFU
  "DUJWBEP BTJODSÓOJDP

4 $-, 4 3 2
'MJQGMPQ
34 2
UFNQPSJ[BEP ''   "DUJWBEP
$-,
   3FTFU
2    4FU
3
  1SPIJCJEP TJODSÓOJDP

Copyright © 2008. McGraw-Hill España. All rights reserved.

'MJQGMPQ
DPO
SFUBSEP
% 2 $-, % 2 'MJQGMPQ
EF
EBUPT
'MJQGMPQ
UJQP
% ''  

$-, 2   TJODSÓOJDP

5SBOTJDJÓO
EFM
SFMPK
EF
"-50
B
#"+0

$-, + , 2
'MJQGMPQ
+, + 2
''   "DUJWBEP 'MJQGMPQ
NÃT
$-,  SFTFU VOJWFSTBM
 

, 2    TFU
  "DUJWBDJÓO TJODSÓOJDP

Fig. 7.26 Resumen de los

 5SBOTJDJÓO
EFM
SFMPK
EF
#"+0
B
"-50
flip-flop básicos.

Flip-flops Capítulo 7 247

Tokheim, R. L. (2008). Electrónica digital : Principios y aplicaciones (7a. ed.). Retrieved from http://ebookcentral.proquest.com
Created from bibliocunsp on 2020-07-03 20:03:09.
 Preguntas de repaso del capítulo
Conteste las preguntas siguientes.
7-1. Las lógicas son los bloques
funcionales básicos de los circuitos lógicos
combinacionales; a su vez, los bloques funcionales
básicos de los circuitos secuenciales son
dispositivos llamados . memorias temporales llamadas
7-2. Mencione un tipo de flip-flop asincrónico y tres
tipos de flip-flop síncronos.
7-3. Dibuje el símbolo lógico convencional de los flip-
flops siguientes:
a. J-K c. R-S temporizado
b. D d. R-S
7-4. Dibuje la tabla de verdad de los flip-flops
siguientes:
a. J-K (con disparo en el flanco negativo)
b. D (con disparo en el flanco positivo)
c. R-S temporizado
d. R-S
7-5. Si las entradas síncronas y asíncronas de un flip-
flop J-K están activas, ¿qué entrada controlará la
salida?
7-6. Cuando decimos que el flip-flop está en la
condición de set, queremos indicar que la salida
se halla en un lógico.
7-7. Cuando decimos que un flip-flop se encuentra en
la condición de reset o clear, queremos señalar
que la salida está en un valor
lógico.
7-8. En un diagrama de temporización o de forma
de onda, la distancia horizontal quiere decir
y la vertical significa
7-9. Refiérase a la figura 7-6. Este diagrama de forma de
onda es para un flip-flop , el cual se
activa mediante el disparo de flanco
Copyright © 2008. McGraw-Hill España. All rights reserved.
7-10. Mencione dos tipos de flip-flops disparados por
flanco.
7-11. El “flip-flop” tipo “D” quiere decir o
datos.
7-12. Los flip-flops tipo D se utilizan ampliamente como
.
7-13. Si un flip-flop está en el modo de operación de
activación, ¿cómo se comportará la salida después
de pulsos de reloj repetidos?
7-14. Identifique estas siglas que se utilizan en los
símbolos lógicos flip-flop convencionales:
a. CLK e. PS
b. CLR f. R
c. D g. S
d. FF
7-15. Proporcione un nombre descriptivo de los CI TTL
siguientes:
a. 7474
b. 7475
c. 74LS112
7-16. El CI 7474 es una unidad disparada en el flanco
.
7-17. Mencione los modos de operación del CI 7474.
7-18. Mencione el modo de operación del flip-flop J-K
7476 en cada uno de los pulsos de entrada que se
muestran en la figura 7-27.
7-19. Mencione las salidas en binario de la salida normal
(Q) del flip-flop J-K después de cada uno de los
espacios de tiempo (t1-t7) que se muestran en la
figura 7-27.
. 7-20. Mencione el modo de operación del latch de 4 bits
7475 para cada uno de los espacios de tiempo (t1 a
t7) que se muestran en la figura 7-28.
.

      

14
       + 2
''

U U U U U U U $-,



       , 2
$-3

      

Fig. 7-27 Problema del tren de pulsos.

248 Capítulo 7 Flip-flops

Tokheim, R. L. (2008). Electrónica digital : Principios y aplicaciones (7a. ed.). Retrieved from http://ebookcentral.proquest.com
Created from bibliocunsp on 2020-07-03 20:03:09.
 4BMJEB
CJOBSJB

U U U U U U U T T T T
&OUSBEBT
       EF
EBUPT

% 2
      
% -BUDI
EF 2

% 
CJUT 2
      
% 2



       )BCJMJUB
&

&
      

Fig. 7-28 Problema del tren de pulsos.

'03."
%&
0/%"
%&
&/53"%" 4"-*%" 7-23. El inversor de la figura 7-29 se utilizan como una

señal (de acondicionamiento, de
multiplexado) en este circuito.
7-24. El símbolo lógico de la figura 7-29 corresponde
Fig. 7-29 Problema de ejemplo. al símbolo del CI inversor (dos
palabras).
7-21. Mencione la salida en binario (4 bits) en los 7-25. Identifique las marcas siguientes que se encuentran
indicadores de salida del latch de 4 bits 7475 para dentro y sobre las terminales de los símbolos
cada uno de los espacios de tiempo (t1 a t7) que se lógicos flip-flop/latch del IEEE.
muestra en la figura 7-28. a. C e. J
7-22. Refiérase a la figura 7-29. La forma de onda de b. S f. K
salida a la derecha del símbolo lógico será una c. R g. ˜
onda (senoidal, cuadrada). d. D h. 
C

Preguntas de razonamiento crítico

7-1. Mencione dos nombres con los que a veces se 7-8. Explique por qué los dispositivos Schmitt trigger
identifica un flip-flop R-S. tienden a “cuadrar” las entradas con tiempos de
7-2. Explique la diferencia que existe entre dispositivos subida lentos.
síncronos y asíncronos. 7-9. A elección de su instructor, utilice software para
Copyright © 2008. McGraw-Hill España. All rights reserved.

7-3. Dibuje los símbolos lógicos convencionales y los simulación de circuitos con el fin de: a) dibujar
del IEEE de un flip-flop tipo D (CI 7474) y de un
flip-flop J-K (CI 7476). 3
7-4. Consulte la figura 7-3. Observe que la línea 4 está 2
listada dos veces en la parte inferior. ¿Por qué la
salida Q = 0 en el primer caso y después 1 en el
segundo cuando las entradas R y S son ambas 1 en &/53"%"4 4"-*%"4
cada caso?
7-5. Explique cómo se dispara el flip-flop J-K 74LS112.
7-6. ¿Cuál es la diferencia fundamental entre un
2
circuito lógico combinacional y uno secuencial?
4
7-7. Mencione algunos dispositivos que estén diseñados
al emplear flip-flops J-K. Fig. 7-30 Circuito flip-flop.

Flip-flops Capítulo 7 249

Tokheim, R. L. (2008). Electrónica digital : Principios y aplicaciones (7a. ed.). Retrieved from http://ebookcentral.proquest.com
Created from bibliocunsp on 2020-07-03 20:03:09.
 4"-*%"
7$$

T T T T

&TQBDJP
+ 2 + 2 + 2 + 2
, 2 , 2 , 2 , 2
&OUSBEB
$-,

Fig. 7-31 Circuito que muestra una aplicación de los flip-flops J-K.

el circuito flip-flop mostrado en la figura 7-30; b)
probar la operación del circuito flip-flop; c) construir
la tabla de verdad de un flip-flop (algo como lo que
se muestra en la tabla 7-1), mencionando los modos
de operación como set, reset, almacenamiento y
prohibido, y d) determinar si trabaja como un flip-
flop R-S o J-K.
7-10. A elección de su instructor, utilice software para
simulación de circuitos con el fin de: a) dibujar el
circuito que se muestra en la figura 7-31 usando
un flip-flop J-K genérico con disparo en el flanco
negativo; b) probar la operación del circuito para
determinar su función (sumador, contador, registro
de corrimiento) y, c) mostrar a su instructor la
simulación del circuito.

1. BAJO pulso t2 = 1 pulso t6 = activado 18. Latch

2. pulso t1 = set pulso t3 = 0 pulso t7 = activación 19. BAJA a ALTA
pulso t2 = reset pulso t4 = 0 pulso t8 = 20. ALTA a BAJA
pulso t3 = pulso t5 = 1 almacenamiento 21. Disparo por flanco
almacenamiento 7. pulso t1 = set 10. pulso t1 = 1 22. Disparo en el flanco
pulso t4 = set asincrónico (o preset) pulso t2 = 0 negativo
pulso t5 = pulso t2 = reset pulso t3 = 0 23. Disparo en el flanco
almacenamiento pulso t3 = set pulso t4 = 0 positivo
pulso t6 = reset pulso t4 = reset pulso t5 = 1 24. T
3. pulso t1 = 1 asincrónico (o poner pulso t6 = 0 25. Schmitt trigger
pulso t2 = 0 en ceros) pulso t7 = 1 26. Véase la figura de abajo
Copyright © 2008. McGraw-Hill España. All rights reserved.

pulso t3 = 0 pulso t5 = set pulso t8 = 1

pulso t4 = 1 8. pulso t1 = 1 11. activación
pulso t5 = 1 pulso t2 = 0 12. ALTO a BAJO
pulso t6 = 0 pulso t3 = 1 13. pulso t1 = 00
4. ALTA pulso t4 = 0 pulso t2 = 01
5. pulso t1 = set pulso t5 = 1 pulso t3 = 10
pulso t2 = 9. pulso t1 = set pulso t4 = 11 27. Histéresis
almacenamiento asincrónico (o preset) pulso t5 = 00 28. Acondicionamiento de
pulso t3 = reset pulso t2 = activado 14. Contador la señal
pulso t4 = pulso t3 = reset 15. Q (normal) 29. Reloj
almacenamiento pulso t4 = reset 16. BAJA 30. Triángulo
pulso t5 = set asincrónico (o en ceros) 17. No tiene efecto en las 31. BAJO, reset
6. pulso t1 = 1 pulso t5 = set salidas

250 Capítulo 7 Flip-flops

Tokheim, R. L. (2008). Electrónica digital : Principios y aplicaciones (7a. ed.). Retrieved from http://ebookcentral.proquest.com
Created from bibliocunsp on 2020-07-03 20:03:09.