DISEÑO VLSI

DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA

INGENIERÍA ELECTRÓNICA, AUTOMATIZACIÓN Y CONTROL.

CONTADOR EN VHDL

NOMBRE:
Anthony Chicaiza

NRC:
2848

Julio - 2018

1|Página
Tabla de Contenidos

TEMA: Diseño de un Contador en VHDL........................................................................3

1. OBJETIVOS........................................................................................................................3
2. PROCESO DE REALIZACIÓN DEL CONTADOR EN XILINX:...................................................3
3. ANÁLISIS.........................................................................................................................12
4. CONCLUSIONES..............................................................................................................13
5. BIBLIOGRAFÍA.................................................................................................................13

2|Página
TEMA: Diseño de un Contador en VHDL

1. OBJETIVOS
 Diseñar un programa en el software XILINX en lenguaje VHDL de un Contador
para conocer su funcionamiento mediante las respectivas simulaciones que nos
ofrece este software.

 Diferenciar cada comando ejecutado en el software XILINX para conocer más a

fondo el funcionamiento y comportamiento de los circuitos combinacionales y
secuenciales.

2. PROCESO DE REALIZACIÓN DEL CONTADOR EN XILINX:

Para empezar la realización del CONTADOR, se crea un nuevo proyecto:

Ilustración 1 Creación de nuevo proyecto en XILINX

3|Página
Se asignan las características que se especifican para el programa de VHDL:

Ilustración 2 Asignación de características del programa

Ilustración 3 Asignación de características del programas y finalizar

4|Página
Ya creado el programa, se procede a asignar una nueva fuente del mismo programa,
como se indica en la ilustración 4:

Ilustración 4 Asignación de una nueva fuente en el programa

Se debe poner en la opción “VHDL Module” con un nombre cualquiera a la “nueva

fuente”:

Ilustración 5 Opción de VHDL Module

5|Página
En esta parte, se debe colocar las entradas o salidas como se muestra en la ilustración 6:

Ilustración 6 Asignación de las entradas y salidas

Ilustración 7 Asignación de las entradas y salidas

6|Página
Entonces se abre el código por default para proceder a escribir el código para
implementar el Decodificador, además se escribe el código que aparece en la ilustración
8, el cual indica las compuertas a usarse en este circuito combinacional:

Ilustración 8 Escritura de código del programa

Para ilustrar el Decodificador con sus entradas y salidas, se hace clic en “Synthesize -
XST” y consecuentemente en “View RTL Schematic” como lo indica la ilustración 9:

Ilustración 9 Representación gráfica del Contador

7|Página
Pero si se quiere apreciar la estructura interna del Contador, se procede a dar doble clic
en el esquema anterior para obtener la ilustración 10:

Ilustración 10 Estructura interna del Decodificador

Para poder apreciar la simulación con unos y ceros y saber sus salidas, se procede a
crear una nueva fuente como lo indica la ilustración 11:

Ilustración 11 Creación de nueva fuente para la simulación

8|Página
Posteriormente se coloca la opción “VHDL Test Bench” y se coloca un nombre
cualquiera:

Ilustración 12 Elección de VHDL Test Bench para la simulación

Ilustración 13 Elección de VHDL Test Bench para la simulación

En el código del programa se empezará a programar la estructura del mismo, se debe

primeramente crear un divisor de frecuencia para trabajar con todo el contenido del

9|Página
programa, igualmente se asignan las entradas y salidas del divisor y se asigna el rango y
frecuencia de trabajo que se va a manejar en el programa como se muestra en la
ilustración 14:

Ilustración 14 Se elimina o cometa la parte del reloj del programa

Ilustración 15 Se crea otra entidad, en este caso el “cont”

10 | P á g i n a
Para proceder a implementar la simulación, se debe escribir el código que se indica en la
ilustración 16, es el decodificador BCD a 7 segmentos, tal como se había realizado en
un anterior ejercicio propuesto:

Ilustración 16 Escritura del decodificador BCD a 7 segmentos

Posteriormente se procede a escribir los pines y salidas que serán usadas en la tarjeta
FPGA:

Ilustración 17 Procedimiento previo para simular el contador

11 | P á g i n a
 Ilustración 18 Gráfica de la simulación del Contador

3. ANÁLISIS

Según se puede apreciar en la ilustración 18, se analizaron ciertas combinaciones para el

contador, por ejemplo, con los interruptores de 4 bits, si en la combinación 0000, debe
contar del 0 al 5, con la combinación 0001, debe contar del 6 al 10, con la combinación
0010 se debe contar de 11 al 15 y así sucesivamente.

12 | P á g i n a
 4. CONCLUSIONES

 En el presente trabajo se apreció de mejor manera el comportamiento de los

estados en las simulaciones, y se puede verificar el significado de cada gráfica
para su correcta implementación.

 Para la implementación del Contador, se tuvo que concurrir a la tabla de valores

que posee el mismo, para verificar que el código que se implementó este de
manera correcta.

5. BIBLIOGRAFÍA

[1] Kaya. (2016, enero 24). 6 -VHDL Xilinx 2-4 kod çözücü (decoder). [Video file].
Recuperado de
https://www.youtube.com/watch?v=G-zCHuwCFNE&index=14&list=PLEKaxav-
vKEbupmPe676FvOM3v3AzdorM

[2] Lara, J. (2014, agosto 24). Como simular un programa en VHDL con Test Bench.
[Video file]. Recuperado de https://www.youtube.com/watch?v=7OgJyqdd8wU

13 | P á g i n a