Capı́tulo 2

Phase-Locked Loop

En los sistemas actuales de generación de energı́a, se han planteado nuevos retos para
la estabilidad de la red, centrados en técnicas para la correcta sincronización de inverso-
res conectados con la red eléctrica, garantizando una entrega fiable de potencia, incluso en
presencia de perturbaciones, como armónicos , huecos de tensión, variaciones de frecuencia,
entre otros.

En los sistemas de generación hı́bridos, los sistemas de control deben permitir la sincro-
nización con la red para generar en cada instante de tiempo la potencia demandada, siendo
el lazo de enganche de fase (PLL, Phase-Locked Loop) una solución para la sincronización
en los sistemas monofásicos y trifásicos, esencial para aplicaciones prácticas que permiten
la obtención de una señal de tensión de salida de igual frecuencia y fase a partir de una
señal de tensión en la red dada.

En este capı́tulo se introducen diversos métodos de sincronización PLL, que en conjunto

permitirán seleccionar el algoritmo adecuado para un sistema de generación hibrido de baja
potencia.

6
2.1. El PLL estándar

El lazo de enganche de fase (PLL),es la solución de sincronización más ampliamente

aceptada en aplicaciones de ingenierı́a, para una señal que varı́a en el tiempo. Puede des-
cribirse mediante la estructura básica que se muestra en el diagrama de bloques en la Fig.
2.1, donde la diferencia entre el ángulo de fase de la entrada y el de la señal de salida se
mide mediante el detector de fase o detector de diferencia de fase(PD), que pasa a través
del filtro de bucle (LF) que atenúa los componentes de alta frecuencia de AC de la salida
del multiplicador PD. La señal de salida del filtro de LF activa el oscilador controlado de
voltaje (VCO, ver Fig. 2.2), para generar la señal de salida, que monitorearı́a la señal de
entrada desde la tensión del inversor.

Figura 2.1: Estructura del PLL básico

ωn

Figura 2.2: Estructura recomendada para el VCO, y = cos φo , y ⊥ = cos(φo − π2 ) = sin φo

El VCO genera una señal sinusoidal cuyo ángulo de fase es proporcional a la integral de
la entrada del VCO. El VCO tiene una frecuencia central ωn , y la relación entre el ángulo

7
de fase de la señal de salida y la señal de entrada es dada por:
Z t
φo = ωo (τ )dτ (2.1)

donde ωo = ωn + ∆ωo ,es la frecuencia estimada y ∆ωo representa la desviación de la

frecuencia ωn .La operación del VCO se puede modelar como una integración y una función
trigonométrica como se muestra en la Figura 2.2 La frecuencia central para el VCO es igual
al valor nominal de la frecuencia de la señal de entrada. La señal de entrada sinusoidal viene
dada por:
u(t) = Ui sin φi (2.2)

Donde Ui es el valor pico y φi es el ángulo de fase.Luego, usando la figura 2.1, se tiene que
la señal de salida del multiplicador z es igual a:
Ui Ui
z(t) = Ui sin φi cos φo = sin (φi − φo ) + sin (φi + φo ) (2.3)
|2 {z } |2 {z }
bajaf recuencia altaf recuencia

Esta señal comprende dos términos: un término de baja frecuencia y un término de alta
frecuencia. El término de baja frecuencia es una medida de la diferencia entre los ángulos
de fase de entrada y salida. La señal y ⊥ definida en la Fig.2.2 es la señal y con retardo de
fase de 90o .Sin embargo,en el caso en que el error de fase es muy pequeño ,donde φi ≈ φo
, y ⊥ estará sincronizado con la señal de entrada u.

2.1.1. Modelo de aproximación lineal

Las siguientes ecuaciones son introducidas para la aproximación lineal:

ωi = ωn + ∆ωi : frecuencia de entrada;φi = ωn t + ∆φi : ángulo de fase de entrada

ωo = ωn + ∆ωo : frecuencia de salida ;φo = ωn t + ∆φo : ángulo de fase de salida

Ui
El término de baja frecuencia de la ecuación (2.3) es igualado a 2 sin(∆φi − ∆φo ).
Suponiendo que el PLL está funcionando de tal manera que la frecuencia de salida está
cerca de la frecuencia de entrada, el término de alta frecuencia es filtrado, y solo se consi-
dera el término de baja frecuencia, y a su vez se puede llegar a una simplificación donde
sin(∆φi − ∆φo ) ≈ (∆φi − ∆φo ). Luego, (2.4) está dado por:
Ui
z(t) ≈ (∆φi − ∆φo ) (2.4)
2

8
 El modelo del PLL simplificado se muestra en la Fig.2.4. En este caso, el PD esta
Ui
compuesto por un sumador y una ganancia 2 ,el LF se basa en un controlador PI y el
VCO en un integrador del filtro LF, las siguientes expresiones muestran las señales de
interés del PLL [19]:

Detector de fase (PD):

Ui
z(s) = (∆φi − ∆φo ) (2.5)
2
Filtro (LF):
∆ωo (s) = z(s)H(s) (2.6)

Oscilador controlado de voltaje (VCO):

1
∆φo (s) = ∆ωo (s) (2.7)
s

ϕi + e Ui z  ωo 1 ϕo
H (s )
_ 2 s

Figura 2.3: Modelo lineal de PLL

En consecuencia, el diagrama de bloques de la figura representa el modelo de aproxima-

ción lineal del PLL.Realizando un análisis de este sistema , se obtienen las funciones de
transferencia de este PLL:

Función de transferencia de lazo abierto:

Ui H(s)
G(s) = (2.8)
2s

Función de transferencia de lazo cerrado:

G(s) Ui H(s)
T (s) = = (2.9)
1 + G(s) Ui H(s) + 2s

Función de transferencia del error

1 2s
E(s) = = (2.10)
1 + G(s) Ui H(s) + 2s

9
2.1.2. Diseño del filtro LF

Los objetivos de control en el sistema PLL son los siguientes:

El ángulo de fase de salida dentro de un tiempo transitorio deseable sigue los cambios
en el ángulo de fase de entrada.

El rendimiento del bucle debe ser robusto al ruido y las distorsiones.

Estos aseguran que el PLL podrá suministrar una señal de sincronización a pesar de las
variaciones en la señal de entrada como lo son el ruido originado desde el sistema y / o
desde la medición y las distorsiones en forma de armónicos, interarmónicos,etcétera.

Los objetivos de control deben lograrse mediante el diseño adecuado de la función de

transferencia H(s), en el filtro LF.Este filtro está formado por un filtro de primer orden o
un controlador PI.
Ui
Para efectos de diseño, considerando que 2 = 1 , y a su vez la función de transferencia del
Ki
PI ,H(s) = Kp + s , se obtienen las siguientes funciones de transferencia de este PLL:

Kp s + Ki
T (s) = (2.11)
s2 + Kp s + Ki
s2
E(s) = (2.12)
s2 + Kp s + Ki
Estas funciones de transferencia de segundo orden se pueden reescribir a la forma canónica
de la siguiente manera [9]:
2ζωn s + ωn 2
T (s) = (2.13)
s2 + 2ζωn s + ωn 2
s2
E(s) = (2.14)
s2 + 2ζωn s + ωn 2
donde
p Kp
ωn = Ki ; ζ= √ (2.15)
2 Ki

Por definición el tiempo de establecimiento, es el tiempo que tarda la respuesta en entrar

y permanecer en un intervalo de variación de ±1 % en torno a su valor final [15], calculado

10
ası́:
4.6
ts = (2.16)
ζωn
|{z}
1%

Al ser el sistema definido por la ecuación (2.3) , se puede utilizar para obtener una esti-
mación aproximada del tiempo de establecimiento, y por lo tanto, los parámetros de ajuste
del regulador PI del PLL. Estos parámetros se puede ajustar en función del tiempo de
establecimiento de la siguiente manera:

9.2 Kp 2ζ ts ζ 2
Kp = 2ζωn = , = = (2.17)
ts Ki ωn 2.3

2.1.3. Simulación del PLL estándar

En este sección se modela en Matlab - Simulink el PLL estándar visto en la sección

anterior. Con las expresiones de diseño y los parámetros del PI del PLL (2.17),se considera
el tiempo de establecimiento ts = 100ms y el factor de amortiguamiento como ζ = √1 . A
2
partir de esto se obtienen las constantes del PI.
9.2
Kp = 2ζωn = = 92 (2.18)
ts

Kp 2ζ ts ζ 2
= = = 0.022 (2.19)
Ki ωn 2.3
finalmente el PI queda en la siguiente forma:
Ki Ki 1
Kp + = Kp (1 + ) = 92(1 + ) (2.20)
s Kp s 0.022s
En la Fig.2.4 se muestra el modelo del PLL estándar a fin de comprobar los parámetros
obtenidos en el diseño del PLL Y se procede a la simulación representado por algunas
gráficas que describen el funcionamiento del PLL sincronizado con una red monofasica de
1V con frecuencia de 60 Hz .

2.2. El PLL mejorado (EPLL)

El EPLL mejora el PLL estándar mediante la estimación de la amplitud de la señal de

entrada y su uso dentro de un nuevo lazo para eliminar el error de doble frecuencia. El
EPLL también proporciona una estimación de la magnitud de la señal de entrada y una

11
 Figura 2.4: Modelo del PLL estándar

versión filtrada de la señal de entrada. En otras palabras, el EPLL no solo funciona como
un PLL, sino que también funciona como un filtro y, en consecuencia, también como un
controlador. Esto permite el uso directo en bucles de control. El EPLL es posiblemente el
PLL más completo pero más simple propuesto en el contexto de las aplicaciones de ingenierı́a
eléctrica. Los principios de operación, el modelo lineal y las pautas de diseño pertenecientes
a la EPLL se explican en detalle en este capı́tulo.

2.2.1. Estructura del EPLL

El diagrama de bloques del EPLL, se muestra en la siguiente figura: El EPLL se com-

pone de un PLL (que se muestra en la parte inferior de la Fig.2.5) y también una rama
que genera una señal y = Uo sinφo que es la versión filtrada de la señal de entrada u. Por
lo tanto, Uo estima el valor pico de la señal de entrada , φo estima su ángulo de fase y ωo
estima la frecuencia .Mientras que las constantes positivas µ1, µ2 y µ3 controlan el rendi-
miento de la EPLL. En resumen, a pesar de su estructura simple , el EPLL proporciona
hasta 10 señales significativas que se enumeran a continuación.

1. Ángulo de fase: φo
2. Frecuencia: ωo
3. Tasa de cambio de frecuencia: ω˙o
4. Amplitud : Uo
5. Tasa de cambio de amplitud: U˙o

12
 Figura 2.5: Estructura del EPLL

6. Señal de sincronización normalizada: s

7. Señal de sincronización en cuadratura : s⊥
8. Componente fundamental: y
9. Componente fundamental en cuadratura: y ⊥ = Uo s⊥
10. Señal de distorsión y ruido: e

13