ESCUELA DE TECNOLOGÍA INFORMÁTICA

LOGICA DIGITAL

DISENO DE UN CONTADOR BASADO EN BIESTABLE O

FLIP-FLOP

FACILITADOR:

Ing. Leonardo Pineda

SUSTENTADO POR:

Carlos Gómez Balbuena 2014-0405

Julio Cesar Bonilla Vargas

 Santo Domingo D.N. 2020

INDICE
INTRODUCCION ............................................................................................................. 1
JUSTIFICACIÓN .............................................................................................................. 2
BIESTABLE (FLIP-FLOP) ............................................................................................... 3
BISTABLES JK (FLIP-FLOP JK) .................................................................................... 4
Estructura de un Flip-Flop JK .................................................................................... 5
Tabla de verdad Flip-Flop JK ..................................................................................... 5
DISENO CONTADOR FLIP-FLOP JK............................................................................. 6
Ecuaciones Booleanas ............................................................................................... 6
DIAGRAMA DE ESTADO................................................................................................ 7
Codificación ................................................................................................................ 7
TABLA DE ESTADO ....................................................................................................... 8
MAPAS DE KARNAUGH ................................................................................................ 9
ECUACIONES BOLEANAS MAPAS DE KARNAUGH ................................................ 10
DIAGRAMA DE TIEMPO ............................................................................................... 11
SIMULACION DEL CICUITO......................................................................................... 12
CONCLUSIÓN ............................................................................................................... 13
BIBLIOGRAFIA ............................................................................................................. 14
INTRODUCCION

En este proyecto de Lógica Digital debemos diseñar y construir un contador con

Biestables (Flip-Flop En ingles) específicamente con el (JK).

En el susodicho proyecto veremos los conceptos de los contadores JK, así también un
esquema sencillo del circuito junto a su configuración, Diagramas de flujos y mapas de
Karnugh. Podremos ver tanto sus variables como su configuración y explicación.

Con este proyecto buscamos implementar todos los temas aprendidos, ensenados por
el profesor con el fin de dejar plasmado en el diseño de este proyecto nuestros
conocimientos adquiridos.

1
JUSTIFICACIÓN

La idea de este proyecto es demostrar los conocimientos adquiridos en la materia de

diseño de circuitos lógicos, donde diseñaremos un contador biestable (Flip-Flop) de tipo
(JK) que haga un conteo ascendente del 0 al 12.

EL objetivo de este trabajo es poner en practicas nuestras habilidades adquiridas en el

diseño de los circuitos lógicos. Podremos implementar la construcción de las tablas de
verdad las cuales tendrán las secuencias operacionales. También veremos las
ecuaciones Booleanas las cuales permiten el calculo lógico del circuito.

Diseñaremos el esquema lógico, diagramas de estados, tablas de verdad, diagramas de

tiempos del circuito en conjunto con los mapas de Karnugh.

2
BIESTABLE (FLIP-FLOP)

Son dispositivos que muestran dos períodos estables por eso su nombre (Biestables)
Son los dispositivos de dos estados estables (Biestable) Estos dispositivos hacen la
función de memoria para las operaciones de la lógica de secuencia. Son muy usado para
transferir y almacenar datos las cuales utilizan unidades llamados “Registros” para
guardar datos de tipos binarios.

Los biestables se dividen en dos tipos:

1. Asíncronos: estos solo permiten entradas de tipo control es el mas utilizados de

los tipos de Flip-Flop.
2. Síncronos: este permite de igual forma las entradas de control, pero con la única
diferencia es que es necesario una entrada de reloj o sincronismo.

3
BISTABLES JK (FLIP-FLOP JK)

Este es el más firme de los flip-flops. Se puede decir que trabaja como el Flip-Flop (RS)
en los modos SET, RESET. Con una unica diferencia, no posee una condicion no valida
como pasa en las (RS).

Este tiene la peculiaridad de seguimiento de entrada del biestable (D) combinado, sin
embargo, consta de dos entradas la cual se le llama habitualmente JK. lo que J y K
difieren. Lo que la salida Q adquiere el coste de J mediante el incremento del siguiente
pulso de sincronismo.

Esta es la representación grafica de un (JK):

U1
SET
J Q

CLK

K ~Q
RESET

JK_FF

4
Estructura de un Flip-Flop JK

Representación de la estructura lógica interna de un Biestable (JK). Internamiento cuatro

compuertas (NAND) lógicas interconectadas entre si.

Tabla de verdad Flip-Flop JK

5
DISENO CONTADOR FLIP-FLOP JK

Como funcionamiento lógico se utilizan las ecuaciones de estado de los (JK) la cual tiene
los estados anteriores y los estados posteriores los cuales montaremos en los mapas de
Karnough.

Para los mapas de Karnaugh en entre proyecto representaremos los estados Qa, Qb,
Qc, Qd.

Ecuaciones Booleanas

Para poder disminuir las variables de los estados, se representará como una variable
textual en cada Flip-Flop en cada una de sus entradas y salidas respectivamente.

6
DIAGRAMA DE ESTADO

Diseñamos el diagrama de estado del circuito donde se muestra la secuencia del circuito.
En este caso el circuito sigue una secuencia de 0-1-2-3.-4-5-6-7-8-9-0-10-11-12, en este
puno se devuelve al 0 he inicia el nuevo siclo.

Nota: La secuencia del estado esta representada en Binario.

Codificación

Aquí vemos la codificación lo cual no es mas que los numero de la secuencia de 1 al 12

en binario.

Estado Codificacion Binaria

0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
10 1010
11 1011
12 1100

7
TABLA DE ESTADO

En la tabla de estado representaremos las secuencias de los estados presentes y el

estado futuro. Utilizando la tabla de verdad del Flip-Flop (JK) construiremos la tabla de
estado futuro con la secuencia de del circuito a construir.

Se nos pide construir un circuito que sea capaz de contar desde el numero 1 al numero
12 y repetir la secuencia. Debemos representar estos numero en estado binario como se
indica en la tabla de codificación mas arriba. Y procedemos a construir la tabla de estado
de la siguiente forma.

Estado presente Q(t) Estado futuro Q(t+1) Entradas de cada flip flop

QD QC QB QA QD QC QB QA JD KD JC KC JB KB JA KA
0 0 0 1 0 0 1 0 0 X 0 X 1 X X 1
0 0 1 0 0 0 1 1 0 X 0 X X 0 1 X
0 0 1 1 0 1 0 0 0 X 1 X X 1 X 1
0 1 0 0 0 1 0 1 0 X X 0 0 X 1 X
0 1 0 1 0 1 1 0 0 X X 0 1 X X 1
0 1 1 0 0 1 1 1 0 X X 0 X 0 1 X
0 1 1 1 1 0 0 0 1 X X 1 X 1 X 1
1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X
1 0 0 1 1 0 1 0 X 0 0 X 1 X X 1
1 0 1 0 1 0 1 1 X 0 0 X X 0 1 X
1 0 1 1 1 1 0 0 X 0 1 X X 1 X 1

En el estado presente debemos poner el numero inicial de la secuencia del circuito el

cual es (1), en el estado futuro se debe poner el numero que sigue después de (1) el cual
es el numero (2) el estado presente siguiente es el estado futuro anterior.

Para determinar las entradas de cada Flip-Flip (JK), los cuales son cuatros, se debe
calcula el estado presente con el estado futuro. Esto se puede determinar con la tabla de
verdad del Flip-Flop (JK).

8
MAPAS DE KARNAUGH

Después de construir la tabla de estado debemos vaciar los resultados de cada una de
las entradas de del Flip-Flip (JK) en la tabla de estado. Para esto solo se debe usar el
estado futuro con los resultados de cada entrada. Las variables están agrupadas en rojo
en cada mapa.

JD KD
QB QA QB QA
QD QC 00 01 11 10 QD QC 00 01 11 10
00 X 0 0 0 00 X X X X
01 0 X 1 0 01 X X X X
11 X X X X 11 X X X X
10 X X X X 10 0 0 0 0
JD = QCQBQA K D = QA

JC KC
QB QA QB QA
QD QC 00 01 11 10 QD QC 00 01 11 10
00 X 0 1 0 00 X X X X
01 X X X X 01 0 0 1 0
11 X X X X 11 X X X X
10 0 0 1 0 10 X X X X
JC = QBQA K C = QBQA

JB KB
QB QA QB QA
QD QC 00 01 11 10 QD QC 00 01 11 10
00 X 1 X X 00 X X 1 0
01 0 1 X X 01 X X 1 0
11 X X X X 11 X X X X
10 0 1 X X 10 X X 1 0
JB = QD'QA K B = QA

JA KA
QB QA QB QA
QD QC 00 01 11 10 QD QC 00 01 11 10
00 X X X 1 00 X 1 1 X
01 1 X X 1 01 X 1 1 X
11 X X X X 11 X X X X
10 1 X X 1 10 X 1 1 X
JA = 1 KA = 1

9
ECUACIONES BOLEANAS MAPAS DE KARNAUGH

Para la variable A:

Para la variable B:

Para la variable C:

Para la Variable D:

10
DIAGRAMA DE TIEMPO

En el diagrama de tiempo podemos ver los tiempos donde transcurren las hondas
digitales tanto del Clock como de cada una de las entradas y salidas del Flip-Flop (JK).

11
SIMULACION DEL CICUITO.

Aquí podremos ver una representación del diseño del circuito en un simulador de
circuitos.

12
CONCLUSIÓN

Con la creación de este proyecto hemos podido realizar cada uno de los pasos que lleva
construir un circuito. Hemos aprendido que construir las secuencias de estado y los
mapas de Karnaugh es un proceso delicado donde tenemos que tener mucho cuidado a
la hora de hacer los cálculos de la salida de las compuertas, ya que si nos equivocamos
en un de estos cálculos pues el circuito no hará lo que se nos pide.

De igual forma hemos de tener cuidado en la conexión de las compuertas en la

construcción del circuito con los controladores de la pantalla ya que una mal conexión
conlleva a errores.

13
BIBLIOGRAFIA

https://www.ingmecafenix.com/electronica/flipflop/

14