4 - Apunte MAQUINA DE ESTADOS PDF

TÉCNICAS DIGITALES 1
Máquinas de Estados
Finitos Sincrónicas
Autor: Mgter. Ing. Guillermo A. Fernández
FACULTAD DE INGENIERÍA – U.Na.M

OBERÁ – MISIONES
INTRODUCCIÓN
Podemos considerar a una máquina de estados como un circuito digital secuencial que genera
una serie de salidas a partir de la evolución temporal del estado lógico en las entradas. Y si es
sincrónica, las entradas tienen efecto sobre las salidas en cada flanco activo de la señal de reloj
que posee el circuito. El concepto de máquina de estado puede utilizarse para el control o
automatización de la secuencia en un proceso determinado a través de su monitoreo.
La primera parte del presente apunte se orienta al proceso de diseño del contador binario
síncrono (CBS), que según puede apreciarse en la Figura 1, es la parte central de una máquina
de estados finitos síncrona. Para esto se desarrollan una serie de ejemplos cuyo grado de
complejidad va en forma creciente.
La Figura 1 muestra la constitución de una máquina de estados. Los dispositivos externos
asociados a la formación lógica de entrada (FLE) que se indican en la figura, constituyen
sensores y/o detectores que poseen una salida del tipo todo o nada y a través de los cuales la
máquina de estados monitorea el proceso. Los dispositivos externos que están vinculados a las
salidas de la máquina de estados, son actuadores que influyen en el proceso y los cuales están
controlados por las señales del tipo todo o nada que genera la formación lógica de salida
(FLS).
CONTADOR BINARIO SINCRONO
MONITOREO CONTROL
DEL DEL
PROCESO PROCESO
DISP. EXT. R FORMACION DA A FORMACION X DISP. EXT.
LOGICA DE LOGICA DE
DISP. EXT. S DB B
ENTRADA SALIDA W DISP. EXT.
DISP. EXT. T (FLE) DC C (FLS)
Y DISP. EXT.
REGISTRO
Z DISP. EXT.
CLK CLK
RELOJ
MAQUINA DE ESTADOS
Figura 1. Diagrama de bloques general de una Máquina de Estados Finitos Síncrónica.
Seguidamente se estudiarán los bloques que conforman a la máquina de estados que, si bien en
un principio su definición fue orientada a la aplicación en el control o automatismo de la
secuencia de un proceso determinado, su concepto puede extenderse a cualquier tipo de
TÉCNICAS DIGITALES 1 – MAQUINA DE ESTADOS – Autor: Mgter. Ing. Guillermo A. Fernández – Página 2 de 17
circuito cuyo funcionamiento sea representado por una secuencia de estados lógicos. Inclusive
el concepto de máquina de estados es aplicable a los sistemas electrónicos programables, donde
la máquina de estados está embebida en el programa que lo gobierna.
Antes de comenzar el desarrollo del tema central de este apunte, veremos cómo se obtienen las
tablas de excitación correspondientes a los flip-flops tipo D, JK y RS, utilizados para la
implementación de las máquinas de estados.
LÓGICA DE EXCITACIÓN DE LOS FLIP-FLOPS
Cada tipo de flip-flop posee una tabla de verdad a partir de la cual puede determinarse la
denominada tabla de excitación del mismo. Esta tabla es de suma importancia para el diseño
de los circuitos secuenciales, ya que suministra la combinación de estados que deben aplicarse
a sus entradas, para que en la salida del dispositivo se produzca la transición de estado deseada.
Teniendo en cuenta la tabla de verdad de los diferentes tipos de flip-flops, la Tabla1 como
excitar a cada flip-flop considerando que son sincronizados por el flanco descendente de una
señal de reloj.
Tabla 1. Tabla de excitación de los distintos tipos de flip-flops.
ESTADO ESTADO EXCITACIÓN EXCITACIÓN EXCITACIÓN

PRESENTE PRÓXIMO Reloj FF-D FF-JK FF-RS
Qt Qt+1 D J K S R
0 0  0 0 X 0 X
0 1  1 1 X 1 0
1 0  0 X 1 0 1
1 1  1 X 0 X 0
Para interpretar como se obtuvo la tabla de excitación anterior, tomemos como ejemplo la
transición marcada en los tres flip-flops:
 FF-D: Para ocasionar una transición de 0 a 1 en la salida Q cuando se produce un flanco

descendente del reloj, la entrada D debe estar en 1.
 FF-JK: Para ocasionar una transición de 0 a 1 en la salida Q cuando se produce un flanco
descendente en la señal de reloj, la entrada J debe estar en 1 sin importar el valor de la
entrada K (por eso K = X, no importa el valor de K).
 FF-RS: Para ocasionar una transición de 0 a 1 en la salida Q cuando se produce un flanco
descendente del reloj, la entrada S debe estar en 1 y la entrada R en 0.
CONTADOR BINARIO SÍNCRONO
El contador binario síncrono (CBS) constituye el corazón de la máquina de estados finitos

síncrona. Según puede observarse en la Figura 2, el contador está constituido por dos partes: el
registro de almacenamiento y la formación lógica de entrada (FLE).
X DA A A
FORMACION
CLK
LOGICA DE
ENTRADA A
(FLE)
W DB B B
CLK
B
Y DC C C
CLK
C
RELOJ
REGISTRO
Figura 2. Diagrama en bloques del contador binario síncrono (CBS).
El registro de almacenamiento que posee el CBS, se encuentra conformado por una serie de
flip-flops que pueden ser del tipo D, JK o RS. El estado lógico de las variables de estado A, B y C
evoluciona temporalmente ante los flancos activos de la señal de reloj y según la excitación que
reciben en sus entradas a partir de la FLE. Los valores presentes en A, B y C son utilizados por
la FLE con el fin de proporcionar la excitación o estímulo de entrada que requiere cada flip-flop
para que en la salida del registro ocurra la transición hacia el estado próximo deseado.
La formación lógica de entrada (FLE) es un conjunto de circuitos combinacionales (uno
asociado a cada flip-flop) cuyas salidas estimulan con un estado lógico a las entradas del
registro. En los CBS, los circuitos de la FLE poseen como entradas a las variables de estado. El
valor presente de estas variables, permite estimular a los flip-flops para que los mismos
alcancen el estado próximo con el siguiente flanco activo de la señal de reloj.
Los valores que toman las variables de estado (A, B y C) a medida que se producen los flancos
activos de la señal de reloj, pueden representarse gráficamente en lo que se denomina
diagrama de transición de estados (DTE). Este diagrama permite representar en forma
gráfica a la secuencia del CBS. Para ilustrar esto veamos un ejemplo.
EJEMPLO 1: Representar mediante un DTE, la evolución de las variables de estado de un contador
binario sincrónico cuya secuencia es la siguiente: 0 – 4 – 2 – 1 – 0 – 4 -....
Suponiendo que el contador posee tres flip-flops, el diagrama de estado correspondiente a la

secuencia anterior será:
A B C
ESTADO “a” 0 0 0
ESTADO “b” 1 0 0
000 100 010 001 ESTADO “c” 0 1 0
PRESET
ESTADO “d” 0 0 1
a b c d
ESTADO “a” 0 0 0
Figura 3. Diagrama de transición de estados para el ejemplo 1.
Hay varias formas de representar el DTE de una máquina de estados, a lo largo de este apunte
se utilizará la forma mostrada en el ejemplo 1, donde cada estado es representado por una letra
minúscula que se encuentra dentro de una “burbuja” (caja de estado), mientras que el valor
binario correspondiente al estado queda afuera de la misma.
Ahora que tenemos presente algunos conceptos, veremos cómo diseñar un contador binario
síncrono que cumpla con una secuencia deseada.
EJEMPLO 2: Diseñar un contador binario sincrónico con la siguiente secuencia: 1 – 2 – 3 – 7 – 4 –

1– 2.... Si el contador se encuentra en 0; 5 ó 6, la secuencia deberá saltar a 1. Implementar el diseño
del circuito utilizando flip-flops del tipo D.
El objetivo en el diseño del CBS es obtener el circuito digital que genera la secuencia definida.
Como ya sabemos el tipo de flip-flop que debe utilizarse en el circuito, resta por hallar la
formación lógica de entrada (FLE). Es decir, los circuitos combinacionales que estimularán las
entradas de los flip-flops que posee el registro del contador.
Considerando la secuencia definida para el contador, inicialmente debe representarse la misma
a través del DTE. Para el caso del ejemplo 2, este diagrama queda como el indicado en la
Figura 4. En el mismo podemos visualizar mejor los cambios de estados que ocurren a la salida
del contador.
001 010 011 111 100
PRESET
a b c d e
110 000
f 101 h
g
Figura 4. Diagrama de transición de estados para el CBS del ejemplo 2.
El diseño del CBS prosigue con la construcción de la tabla de estados del contador, la cual se
obtiene con la información brindada por el DTE y la tabla de excitación de los flip-flops
utilizados. La tabla de estados del contador no es más que la tabla de excitación de todos los
flip-flops que conforman su registro y la misma se obtiene analizando el DTE que describe la
secuencia del contador.
La tabla de estados consta de tres columnas, las cuales se describen a continuación:
 Columna de estados presente: En la misma se escriben todos los estados posibles que
pueden obtenerse con las variables de estado que posee el contador. Para el ejemplo serán
ocho estados, ya que el contador posee tres variables de estado (A, B y C).
 Columna de estados próximo o futuro: A partir del DTE, en esta columna se escriben
los estados próximos a cada uno de los estados presentes de la columna anterior.
 Columna de estímulos: Esta columna se completa con los estados lógicos que permiten
excitar a los flip-flops. Es decir, aquellos valores que deberán presentarse en sus entradas
para obtener a su salida la transición del estado presente al estado próximo
correspondiente. Los estados lógicos de esta columna se obtienen considerando la tabla
de excitación del flip-flop utilizado.
A partir de estos conceptos y analizando el DTE, la tabla de estados para el CBS correspondiente
al ejemplo 2 queda como se indica en la Tabla 2.
Tabla 2. Tabla de excitación del flip-flop D y tabla de estado para el CBS del ejemplo 2.
EXCITACIÓN FF-D PRESENTE PRÓXIMO ESTÍMULOS

ESTADOS
QT QT+1 D A B C A B C DA DB DC
0 0 0 h 0 0 0 0 0 1 0 0 1
0 1 1 a 0 0 1 0 1 0 0 1 0
1 0 0 b 0 1 0 0 1 1 0 1 1
1 1 1 c 0 1 1 1 1 1 1 1 1
e 1 0 0 0 0 1 0 0 1
g 1 0 1 0 0 1 0 0 1
f 1 1 0 0 0 1 0 0 1
d 1 1 1 1 0 0 1 0 0
Con la tabla de estados anterior y considerando las columnas de estados presente y de
estímulos se obtienen las siguientes ecuaciones de estímulo:
DA  ABC  ABC
DB  ABC  ABC  ABC (1)
DC  ABC  ABC  ABC  ABC  ABC  ABC
Cada una de las ecuaciones indicadas en (1), representa un circuito combinacional de la

formación lógica de entrada (FLE). La salida de cada uno de estos circuitos, estimula a las
entradas de los flip-flops que posee el registro del CBS. Mientras que las entradas de los
circuitos mencionados, corresponden a las variables de estado (salidas de los flip-flops).
Con el fin de obtener circuitos más sencillos, podemos aplicar alguna técnica de reducción que
permita obtener circuitos más sencillos. Aplicando el mapa de Karnaugh como lo muestra la
Figura 5, las ecuaciones de estímulo reducidas quedan:
DA  BC ; DB  AC  AB ; DC  C  AB  AB (2)
AB AB AB AB AB AB AB AB AB AB AB AB
0 2 6 4 0 2 6 4 0 2 6 4
C 0 0 0 0 C 0 1 0 0 C 1 1 1 1
1 3 7 5 1 3 7 5 1 3 7 5
C 0 1 1 0 C 1 1 0 0 C 0 1 0 1
DA DB DC
Figura 5. Mapa K para simplificación de las ecuaciones de estímulo del CBS (ejemplo 2).
Con las ecuaciones indicadas en (2) y el registro conformado por los tres flip-flops tipo D,
estamos en condiciones de realizar el esquema del circuito correspondiente al contador binario
síncrono que cumple con la secuencia preestablecida. Este circuito se muestra en la Figura 6.
A B C
BC
DA Q DB Q DC Q
AC AB
FF-A FF-B FF-C
CLK CLK CLK

Q AB Q Q
Reloj
Figura 6. Circuito del contador binario para el ejemplo 2.
La resolución de la tabla de estados del contador anterior utilizando los flip-flops tipo D resulta
sencilla debido a la facilidad con que se obtiene la excitación en cada flip-flop.
A continuación, veremos el mismo ejemplo, pero realizando el diseño con flip-flops JK en el
registro del contador.
EJEMPLO 3: Rediseñar el contador binario sincrónico del ejemplo anterior, utilizando flip-flops
del tipo JK.
Considerando el DTE anterior y la tabla de excitación de los flip-flops JK, la tabla de estados
para el CBS ahora resulta como la indicada en la Tabla 3.
EXCITACIÓN FF-JK PRESENTE PRÓXIMO ESTÍMULOS

ESTADO
QT QT+1 J K A B C A B C JA KA JB KB JC KC
0 0 0 X h 0 0 0 0 0 1 0 X 0 X 1 X
0 1 1 X a 0 0 1 0 1 0 0 X 1 X X 1
1 0 X 1 b 0 1 0 0 1 1 0 X X 0 1 X
1 1 X 0 c 0 1 1 1 1 1 1 X X 0 X 0
e 1 0 0 0 0 1 X 1 0 X 1 X
g 1 0 1 0 0 1 X 1 0 X X 0
f 1 1 0 0 0 1 X 1 X 1 1 X
d 1 1 1 1 0 0 X 0 X 1 X 1
En la Tabla 3 se puede apreciar que la FLE a diseñar deberá estimular a seis entradas. Es decir,
con esta tabla de estados obtendremos seis ecuaciones de estímulo (dos por cada flip-flop). Para
simplificar el procedimiento de diseño, a partir de las columnas de estado presente y de
estímulos directamente pasamos al mapa de Karnaugh, con el cual se obtiene las ecuaciones de
estímulo reducidas para cada entrada de los flip-flops. La Figura 7 muestra los mapas K para
cada estímulo de la Tabla 3.
0 2 6 4 0 2 6 4 0 2 6 4
C 0 0 X X C 0 X X 0 C 1 1 1 1
1 3 7 5 1 3 7 5 1 3 7 5
C 0 1 X X C 1 X X 0 C X X X X
JA JB JC
0 2 6 4 0 2 6 4 0 2 6 4
C X X 1 1 C X 0 1 X C X X X X
1 3 7 5 1 3 7 5 1 3 7 5
C X X 0 1 C X 0 1 X C 1 0 1 0
KA KB KC
Como resultado de la simplificación, las ecuaciones de estímulo para la entrada de cada flip-flop
quedan:
JA  BC ; JB  AC ; JC  1
(3)
KA  B  C ; KB  A ; KC  A B  A B
Ahora que tenemos las ecuaciones de estímulo simplificadas, estamos en condiciones de

realizar el esquema del contador implementado con flip-flops tipo JK. El mismo queda como lo
muestra la Figura 8.
A B C
BC AC
JA Q JB Q JC Q
FF-A FF-B AB FF-C
B+C
KA KB KC
CLK CLK CLK

Q Q AB Q
Reloj
Figura 8. Circuito del contador binario del ejemplo 3.
Comparando el resultado del ejemplo 2 con el 3, puede notarse que en el caso del uso de los
flip-flops JK, la formación lógica de entrada resulta en un circuito más sencillo de implementar,
pero con una tabla de estados más difícil de obtener (proceso de diseño más dificultoso). Ambas
particularidades tienen que ver con la cantidad de condiciones “X” que presenta la tabla de
excitación de los flip-flops JK respecto de los flip-flops tipo D. Si se utilizaran los flip-flops RS,
se obtendría una solución intermedia a los dos ejemplos mencionados.
CONTROL DE LA SECUENCIA DE CONTEO
En los contadores de los ejemplos anteriores, el cambio del estado presente al próximo se
producía únicamente con cada transición activa de la señal de reloj, es decir todos los cambios
de estado eran incondicionales y el contador seguía siempre la misma secuencia. Ahora
veremos como a través de entradas externas al contador, podemos modificar la secuencia del
mismo. En este caso aparecerán cambios de estados condicionales, dependientes del valor que
hay presente en las entradas externas.
Para analizar el efecto de las entradas externas, seguidamente veremos dos ejemplos. En el
primero se considera el efecto de una entrada, mientras que en el segundo el efecto de múltiples
entradas.
EJEMPLO 4: Diseñar el contador binario sincrónico que posee la secuencia indicada en la

Figura 9. Implementar el diseño con flip-flops tipo D y tipo JK.
P=0
00
01 FORMACION DA A
PRESET
P=1 LOGICA DE
a 10 ENTRADA
ENTRADA DB B
d EXTERNA
(FLE)
P=0 b P
P=1 P=1
P=1 REGISTRO
P=0 CLK
c P=0
RELOJ
11
En este ejemplo tenemos la secuencia definida y representada mediante el DTE de la Figura 9.

Como puede observarse, en cada estado la transición hacia el estado próximo depende del valor
presente en la entrada externa P.
El efecto de la entrada externa se incorpora en la tabla de estados a través de una nueva
columna denominada entrada externa. Esta columna se ubica entre las columnas de estados
presente y próximo como lo muestra la Tabla 4. A continuación veremos el diseño del contador
indicado en la Figura 9, utilizando los dos tipos de flip-flops clásicos.
Implementación con FF-D: A partir de lo mencionado y con la ayuda del DTE, la tabla de
estados para este contador queda como lo indica la Tabla 4. En la misma puede notarse que
tanto las variables de estado (A y B) junto con la entrada P, se completan con una secuencia que
cumple con todas las combinaciones posibles (ocho en este caso ya que son tres las variables,
A, B y P). Luego, en cada una de las combinaciones mencionadas se establecen los estados
próximos considerando lo indicado por el DTE.
ENT.
EXCITACIÓN FF-D PRES. PRÓX. ESTÍMULOS
ESTADO EXT.
QT QT+1 D A B P A B DA DB
0 0 0 a 0 0 0 1 1 1 1
0 1 1 a 0 0 1 1 0 1 0
1 0 0 d 0 1 0 0 0 0 0
1 1 1 d 0 1 1 0 1 0 1
b 1 0 0 0 0 0 0
b 1 0 1 0 1 0 1
c 1 1 0 0 1 0 1
c 1 1 1 0 0 0 0
Para completar la columna de estímulos se procede de igual forma que en el ejemplo 3, en este
caso considerando la tabla de excitación del flip-flop tipo D.
Una vez obtenida la tabla de estado, debemos reducir las ecuaciones de estímulo. Para esto
utilizamos el mapa K como se muestra en la Figura 10.
AB AB AB AB AB AB AB AB
0 2 6 4 0 2 6 4
P 1 0 0 0 P 1 0 1 0
1 3 7 5 1 3 7 5
P 1 0 0 0 P 0 1 0 1
DA DB
Figura 10. Mapa K para simplificación de las ecuaciones de estímulo del CBS (ejemplo 4, FF-D).
Considerando la Figura 10, las ecuaciones de estímulo simplificada para cada flip-flop quedan:
DA  AB ; DB  ABP  ABP  ABP  ABP  A B  P  A B  P   (4)
A partir de las ecuaciones anteriores, el esquema del CBS con entrada externa “P” queda como
lo muestra la Figura 11.
A B
DA Q DB Q
FF-A FF-B
CLK CLK
Q Q
Reloj
Figura 11. Circuito del contador binario del ejemplo 4, implementado con flip-flop D.
Como puede notarse en la Figura 11, la entrada “P” es una variable de entrada de la FLE del
contador, ya que la misma influye en su secuencia.
Implementación con FF-JK: Considerando los mismos criterios anteriores y analizando el DTE
del contador, la tabla de estado para este caso es la mostrada en la Tabla 5.
Tabla 5. Tabla de excitación del flip-flop JK y tabla de estado para el CBS del ejemplo 4.
EXCITACIÓN FF-JK ENT.

PRES. PRÓX. ESTÍMULOS
EST. EXT.
QT QT+1 J K A B P A B JA KA JB KB
0 0 0 X a 0 0 0 1 1 1 X 1 X
0 1 1 X a 0 0 1 1 0 1 X 0 X
1 0 X 1 d 0 1 0 0 0 0 X X 1
1 1 X 0 d 0 1 1 0 1 0 X X 0
b 1 0 0 0 0 X 1 0 X
b 1 0 1 0 1 X 1 1 X
c 1 1 0 0 1 X 1 X 0
c 1 1 1 0 0 X 1 X 1
Una vez definida la tabla de estados del CBS, a partir de la misma y realizando las
simplificaciones correspondientes con el mapa de Karnaugh como se muestra en la Figura 12,
obtenemos las ecuaciones de estímulo reducidas:
JA  B ; JB  AP  AP = A  P
(5)
KA  A ; KB  AP  AP = A  P
0 2 6 4 0 2 6 4
P 1 0 X X P 1 X X 0
1 3 7 5 1 3 7 5
P 1 0 X X P 0 X X 1
JA JB
0 2 6 4 0 2 6 4
P X X 1 1 P X 1 0 X
1 3 7 5 1 3 7 5
P X X 1 1 P X 0 1 X
KA KB
Figura 12. Mapa K para simplificación de las ecuaciones de estímulo del CBS (ejemplo 4, FF-JK).
A partir de las ecuaciones indicadas en (5), el circuito del contador queda como lo muestra la
Figura 13.
A B
JA Q JB Q
FF-A FF-B
KA KB
CLK CLK
Q Q
Reloj
Figura 13. Circuito del contador binario del ejemplo 4, implementado con flip-flop JK.
Al igual que en el ejemplo 3, en este caso también puede notarse que al utilizar flip-flops del
tipo JK, el circuito de la FLE resulta mucho más reducido.
EJEMPLO 5: Diseñar el contador binario sincrónico que posee la secuencia indicada en la
Figura 14. Implementar el diseño con flip-flops tipo D.
RS=00
RS=11
101
PRESET 000
a e
RS=10 RS=00 ENTRADAS FORMACION DA A

RS=10
EXTERNAS LOGICA DE
001 R ENTRADA DB B
RS=00
b S (FLE) DC C
RS=01
d
010 011 REGISTRO
RS=11 RS=10 c CLK
RS=10
RELOJ
RS=11
En este ejemplo podemos apreciar que son dos las entradas que modifican la secuencia del
contador. También puede notarse en el DTE que el contador posee cinco estados, por cual
existen tres variables de estado (tres flip-flops conformarán el registro del contador). La
cantidad de entradas externas sumada a las variables de estado hace a un total de cinco
variables. Esto implica que, en el proceso de obtención de las ecuaciones de estímulo, deberán
utilizarse mapas K con cinco variables de entrada en la simplificación, resultando esto poco
práctico para hacerlo manualmente. Para salvar esta situación, en el presente ejemplo se
construirá la tabla de estados en forma distinta a los ejemplos anteriores. La tabla de estados
se constituirá de la siguiente forma:
 Columna de estados presente: En la misma se escriben todos los estados

(combinaciones) posibles que pueden obtenerse con las variables de estado. En este caso
serán ocho estados, ya que el contador posee tres variables de estado (A, B y C).
 Columna de entrada externa: Para cada estado del contador, esta columna debe incluir
todas las combinaciones posibles según la cantidad de variables de entrada que pueden
modificar la secuencia.
 Columna de estados próximo o futuro: A partir del DTE, en esta columna se escriben los
estados próximos a cada uno de los estados presentes de la columna anterior, considerando
el efecto de las entradas existentes. En el caso de aquellos estados presentes que no forman
parte de la secuencia del contador, el estado próximo debe forzarse a un valor determinado
para evitar una evolución de estados impredecible. Este criterio también se aplica a
aquellas transiciones donde el DTE no indica una dependencia de las entradas. En este
ejemplo el DTE muestra que la transición del estado “d” al estado “e” se produce sólo si
RS=10, entonces para las combinaciones restantes de RS debe forzarse un estado próximo.
 Columna de estímulos: En esta columna se escriben los estados lógicos que permiten
excitar a los flip-flops, es decir aquellos valores que deberán presentarse en sus entradas
para obtener a su salida la transición del estado presente al próximo correspondiente. Los
estados lógicos de esta columna se obtienen considerando la tabla de excitación del flip-
flop utilizado. Cuando un estado presente tiene varios estados próximos posibles debido al
estado que toman las entradas, los estímulos podemos dejarlos en función de expresiones
lógicas de las entradas. Esto permite reducir la cantidad de variables de entrada en los
mapas K que serán utilizados para la simplificar las ecuaciones de estímulo.
A partir de los lineamientos anteriores, la Tabla 6 muestra la tabla de estados para el contador
correspondiente al ejemplo5. En azul aparecen los estados próximos que se han forzado (todos
a 000), ya sea porque corresponden a estados presentes que no son parte de la secuencia del
contador o bien corresponden a transiciones en las que el DTE no muestra una dependencia
explícita con las entradas. Para comprender como se han completado los estímulos, veamos
algunos casos de la Tabla 6.
Transiciones en el estado a = 000:

- Variable A: Esta variable tiene como estado presente “0”. Al observar su transición al
estado próximo, se puede notar que no importa el valor de las entradas, el estado próximo
siempre es “0”. Como el flip-flop utilizado es tipo D, entonces debe ser DA = 0.
- Variable B: Esta variable tiene como estado presente “0”, pero su estado próximo es
dependiente del valor que toman las entradas. Cuando RS = 01 el estado próximo es B = 1,
mientras que en el resto de valores que toman las entradas el estado próximo es B = 0. Para
cumplir con esta condicionalidad del estado próximo, debe ser DB = RS .
- Variable C: Esta variable también tiene como estado presente “0” y un estado próximo que
es dependiente del valor que toman las entradas. Cuando RS = 10 el estado próximo es
C = 1, para el resto de valores que toman las entradas el estado próximo es C = 0. Para
cumplir con esta condicionalidad del estado próximo, debe ser DC = RS .
Tabla 6. Tabla de estados para el CBS del ejemplo 5.
ENT.
PRESENTE PRÓXIMO ESTÍMULOS
ESTADO PRES.
A B C R S A B C DA DB DC
0 0 0 0 0
0 1 0 1 0
a 0 0 0 0 RS RS
1 0 0 0 1
1 1 0 0 0
0 0 0 0 0
0 1 0 0 0
b 0 0 1 0 RS RS
1 0 0 1 0
1 1 0 0 1
0 0 0 0 0
0 1 0 0 0
c 0 1 0 0 R RS
1 0 0 1 1
1 1 0 1 0
0 0 0 0 0
0 1 0 0 0
d 0 1 1 RS 0 RS
1 0 1 0 1
1 1 0 0 0
1 0 0 X X 0 0 0 0 0 0
0 0 0 0 0
0 1 0 0 0
e 1 0 1 0 0 0
1 0 0 0 0
1 1 0 0 0
1 1 0 X X 0 0 0 0 0 0
1 1 1 X X 0 0 0 0 0 0
Transiciones en el estado c = 010:

- Variable A: Esta variable tiene como estado presente “0”. Al observar su transición al
estado próximo se nota que sin importar el valor que toman las entradas, el estado próximo
siempre es A = 0. Por lo tanto, DA = 0.
- Variable B: Esta variable tiene como estado presente “1” y el estado próximo depende del
valor que toman las entradas. Cuando RS = 10 y RS = 11 el estado próximo es B = 1 y en el
resto de los casos es B = 0. Para cumplir con esta dependencia del estado próximo se
considera DB = RS  RS = R.
- Variable C: Esta variable tiene como estado presente “0” y un estado próximo dependiente
del valor que toman las entradas. Cuando RS = 10 el estado próximo es C = 1, para el resto
de valores que toman las entradas el estado próximo es C = 0. Para cumplir con esta
condicionalidad del estado próximo, debe ser DC = RS .
A partir de la tabla de estados y utilizando el mapa de Karnaugh como se muestra en la
Figura 15, las ecuaciones de estímulo simplificadas quedan:
DA  ABCS ;
 
DB  ABCRS  ABCRS  ABCR   CRS  CRS B  BCR  A
 
(6)
DC  A CRS  ABRS  ABCRS   C  B S  BC  AR
   
0 2 6 4 0 2 6 4 0 2 6 4
C 0 0 0 0 C RS 0 0 0 C RS RS 0 0
1 3 7 5 1 3 7 5 1 3 7 5
C 0 RS 0 0 C RS R 0 0 C RS RS 0 0
DA DB DC
A partir de las ecuaciones de estímulo indicadas en (6), se obtiene el siguiente circuito para el
contador del ejemplo 5.
A B C
DA Q DB Q DC Q
FF-A FF-B FF-C
CLK CLK CLK

Q Q Q
Reloj
Figura 15. Circuito del contador binario del ejemplo 5, implementado con flip-flop D.
BIBLIOGRAFÍA:
- John W. Carter; “Digital Designing with Programmable Logic Devices”; Prentice Hall,
- Ronald J. Tocci y Neal S. Widmer; “Sistemas Digitales: Principios y aplicaciones”, 10ª ed.;
Pearson Prentice Hall, 2007.

4 - Apunte MAQUINA DE ESTADOS PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

4 - Apunte MAQUINA DE ESTADOS PDF

Cargado por

Copyright:

Formatos disponibles

TÉCNICAS DIGITALES 1

Autor: Mgter. Ing. Guillermo A. Fernández

FACULTAD DE INGENIERÍA – U.Na.M

CONTADOR BINARIO SINCRONO

Figura 1. Diagrama de bloques general de una Máquina de Estados Finitos Síncrónica.

LÓGICA DE EXCITACIÓN DE LOS FLIP-FLOPS

Tabla 1. Tabla de excitación de los distintos tipos de flip-flops.

ESTADO ESTADO EXCITACIÓN EXCITACIÓN EXCITACIÓN

 FF-D: Para ocasionar una transición de 0 a 1 en la salida Q cuando se produce un flanco

El contador binario síncrono (CBS) constituye el corazón de la máquina de estados finitos

Figura 2. Diagrama en bloques del contador binario síncrono (CBS).

Suponiendo que el contador posee tres flip-flops, el diagrama de estado correspondiente a la

Figura 3. Diagrama de transición de estados para el ejemplo 1.

EJEMPLO 2: Diseñar un contador binario sincrónico con la siguiente secuencia: 1 – 2 – 3 – 7 – 4 –

Figura 4. Diagrama de transición de estados para el CBS del ejemplo 2.

EXCITACIÓN FF-D PRESENTE PRÓXIMO ESTÍMULOS

Cada una de las ecuaciones indicadas en (1), representa un circuito combinacional de la

CLK CLK CLK

Figura 6. Circuito del contador binario para el ejemplo 2.

EXCITACIÓN FF-JK PRESENTE PRÓXIMO ESTÍMULOS

Ahora que tenemos las ecuaciones de estímulo simplificadas, estamos en condiciones de

FF-A FF-B AB FF-C

CLK CLK CLK

Figura 8. Circuito del contador binario del ejemplo 3.

CONTROL DE LA SECUENCIA DE CONTEO

EJEMPLO 4: Diseñar el contador binario sincrónico que posee la secuencia indicada en la

Figura 9. Diagrama de transición de estados para el CBS del ejemplo 4.

En este ejemplo tenemos la secuencia definida y representada mediante el DTE de la Figura 9.

DA  AB ; DB  ABP  ABP  ABP  ABP  A B  P  A B  P   (4)

EXCITACIÓN FF-JK ENT.

RS=10 RS=00 ENTRADAS FORMACION DA A

Figura 14. Diagrama de transición de estados para el CBS del ejemplo 5.

 Columna de estados presente: En la misma se escriben todos los estados

Transiciones en el estado a = 000:

Transiciones en el estado c = 010:

FF-A FF-B FF-C

CLK CLK CLK

También podría gustarte