Está en la página 1de 2

CALCULO DE LA RESISTENCIA “PULL-UP”

COMPUERTAS CON SALIDAS OPEN COLLECTOR

Para explicar cómo calcular la resistencia “pull-up” utilizada en salidas open collector (colector
abierto,OC), proponemos el siguiente ejemplo, donde dos salidas de este tipo forman una “AND
alambrada” para excitar una entrada de otra compuerta alimentada con un voltaje diferente.

Las salidas OC, no sólo permiten realizar la operación AND alambrada, sino que a través de las
mismas pueden generarse estados lógicos con niveles de voltaje diferentes al de la compuerta que
posee este tipo de salida. En el ejemplo, las compuertas de tecnología TTL pueden excitar la entrada
de la compuerta CMOS alimentada con 12V, gracias a las salidas OC.
En el circuito anterior, para que se produzcan los niveles lógicos que permitan excitar
adecuadamente la entrada de la compuerta 4069BD, debe cumplirse:

"X" en ALTO → Vx > VIHmin (1)


"X" en BAJO → Vx < VILmax (2)

Análisis de “X” en estado ALTO

Para que en “X” exista un voltaje considerado


como un nivel lógico ALTO por la compuerta
CMOS, ambas salidas OC deben permanecer en
este estado ALTO. Además, como puede
Vcc=12V
apreciarse en la figura, la resistencia Rp debe
producir una caída de tensión tal que se cumpla
IP Rp con la condición (1). Por lo tanto:

A IOH IIH Vx = VCC − IP .R P > VIHmin


S
B
VX Donde IP=IIH+2IOH. En la expresión anterior, si
74LS01N 4069BD_12V
IOH consideramos Vx=VIHmin, entonces podemos
C obtener la máxima caída de tensión, admisible
74LS05N
para Vx. Lo cual permite calcular la mayor
resistencia Rp. Por lo tanto:

VCC − VIHmin
R Pmax =
IP

TÉCNICAS DIGITALES 1 – Facultad de Ingeniería – U.Na.M. - Año 2010 -1/2-


Análisis de “X” en estado BAJO

Para este análisis se considera una sola salida


OC en BAJO, ya que este sería el peor caso para
el valor de Vx. Es decir, tenemos un voltaje Vx
mas alto que si ambas salidas OC estuvieran en
BAJO (considerando cierto valor de Rp). Para el
análisis también se considera despreciable la
corriente que se drenaría hacia la salida OC en
estado ALTO.
De la figura, puede apreciarse que debe
cumplirse la condición (2), es decir:

Vx=VOLmax < VILmax

Esto se cumple siempre que la resistencia Rp


limite la corriente. Por lo tanto, considerando la
igualdad de la expresión anterior, podemos
calcular la menor resistencia Rp admisible.

VCC − VOLmax
Vx = VCC − I P .R P = VOLmax ⇒ R Pmin =
IP
Donde IP=IOL - IIL.

De los análisis realizados, puede observarse que la resistencia pull-up deberá poseer un valor que
cumpla con:

VCC − VOLmax V − VIHmin


R Pmin = < R P < R Pmax = CC
IOL − I IL I IH + 2IOH

TÉCNICAS DIGITALES 1 – Facultad de Ingeniería – U.Na.M. - Año 2010 -2/2-