UNIVERSIDAD DEL VALLE

ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

PROGRAMA ACADÉMICO DE INGENIERÍA ELÉCTRICA

PRÁCTICA 6
DISEÑO DE UN CIRCUITO DETECTOR DE SECUENCIA USANDO UNA
MÁQUINA DE ESTADO FINITA MOORE

1. OBJETIVOS

 Implementar un circuito generador de secuencias.

 Diseñar un circuito detector de secuencias usando una máquina de estados Moore.
 Diseñar dos máquinas de estado finitas Moore usando el State Machine Wizard de
Quartus.

2. PROCEDIMIENTO

Los circuitos detectores de secuencia permiten identificar en qué momento se ha cumplido

una ó más condiciones establecidas en la información recibida de una ó más señales de
datos.

Los datos pasan a través del circuito secuencial, el cual permite verificar si la condición ó
condiciones, para el cual fue diseñado, se cumplan.

La principal aplicación de estos circuitos, es iniciar ó terminar un proceso usando códigos.

Los códigos pueden enviarse desde un centro de control y recibirse en el sitio del proceso.

2.1. Diseño de la FSM para el detector de secuencia 1

Diseñe un Circuito Secuencial Sincrónico que detecte la secuencia ‘110’. El circuito deberá
contar con una entrada (X), desde la cual se detectará la secuencia, y una salida (Z) que se
pondrá en uno cuando se detecte la secuencia, de otro modo se pondrá en cero (ver Figura
1).
X: Señal que proviene del circuito generador de secuencias (ver Figura 2)
Z: Señal que indica que la secuencia se ha detectado
X=1 X=1 X=1 X=0
X=0
S0 S1 S2 S3
Z=0 Z=0 Z=0 Z=1
X=0
X=1
X=0

Figura 1. Diagrama de estados correspondiente a la FSM del detector de secuencia 1

 Figura 2. Circuito generador de secuencias

La máquina de estados finita será diseñada con el State Machine Wizard de Quartus (ver
anexo). El sistema completo se presenta en la Figura 3, donde gensec es el símbolo
correspondiente al esquemático de la Figura 2 y detectorsec es el símbolo correspondiente a
la máquina de estado finita.

Figura 3. Detector de secuencia 1

2.2 Diseño de la FSM para el detector de secuencia 2

Diseñar una máquina de estados Moore que permita detectar la secuencia “0110” en una
entrada X. Cuando la máquina de estados detecte la secuencia, la salida Z debe activarse, es
decir, Z = ‘1’, en caso contrario Z = ‘0’. No tener en cuenta superposición.

Para la generación de la entrada X, use el generador de secuencias del punto anterior. Para
el diseño de la máquina de estado, use el State Machine Wizard de Quartus.
3. Informe

 Presentar la simulación del detector de secuencia del punto 2.1.

 Presentar el diagrama de estados de la máquina de estado finita, esquemático y
simulación del detector de secuencia del punto 2.2.

4. Bibliografía

 “Introducción al Diseño Lógico Digital”. Hayes John P. Addison Wesley.

 “Análisis y Diseño de Circuitos Lógicos Digitales”. Nelson Víctor P. Prentice Hall.
 “Sistemas Digitales: Principios y aplicaciones”. Tocci Ronald J. Prentice Hall.
 “Diseño Digital”. Morris Mano M. Prentice Hall.
 “Digital Design: Principles and Practices”. Wakerly J. F. Prentice Hall.

ANEXO
DISEÑO DE MÁQUINAS DE ESTADO FINITAS USANDO EL STATE MACHINE
WIZARD DE QUARTUS

En la carpeta del proyecto crear el archivo *.smf (State Machine File): File  New  State
Machine File
Añadir los cuatro estados:

Generar las dos transiciones correspondientes a cada estado:

Guardar. Las transiciones también se pueden asignar usando el State Machine Wizard.
Click en State Machine Wizard para añadir entradas y salidas a la FSM.
Añadir la entrada x (Apply) y la salida z (Apply). Editar las transiciones de estado. Apply.
Editar Tab Actions para establecer el valor de la salida z en cada estado. Apply. Guadar el
archivo *.smf.
Generar el archivo *.vhdl correspondiente a la FSM.

Generar el archivo *.vhdl correspondiente a la FSM.

General el símbolo del archivo vhdl de la FSM.
Insertar símbolo de la FSM en el esquemático.