INSTITUTO TECNOLÓGICO DE

OAXACA
Investigación

Principios Eléctricos y Aplicaciones Digitales

Profesor: Omar Robledo Cabrera

Alumno: Diego Revilla José Antonio

Horario: 9:00 – 10:00

Contenido
2.2.2 Minitérminos y maxitérminos........................................................................................4
Ejemplo...............................................................................................................................5
2.2.3 Técnicas de simplificación.............................................................................................5
Simplificación por el método algebraico............................................................................5
Métodos tabulares de simplificación...................................................................................6
Mapas de Karnaugh............................................................................................................6
Tablas de Quine – McCluskey............................................................................................6
Simplificación de funciones lógicas incompletas...............................................................6
2.2.3.1 Teoremas y postulados del algebra de Boole..............................................................7
Postulados...........................................................................................................................7
Postulado 1......................................................................................................................7
Postulado 2......................................................................................................................8
Postulado 3......................................................................................................................8
Postulado 4......................................................................................................................8
Postulado 5......................................................................................................................8
Postulado 6......................................................................................................................8
Postulado 7......................................................................................................................8
Postulado 8......................................................................................................................9
Postulado 9......................................................................................................................9
Otros postulados..............................................................................................................9
Propiedades.........................................................................................................................9
Teoremas...........................................................................................................................10
Teorema 1. Ley de absorción........................................................................................10
Teorema 2.....................................................................................................................11
Teorema 3. Leyes de De Morgan..................................................................................11
2.2.3.1 Mapas de Karnaugh..................................................................................................12
2.3.4 Implementación y aplicación de los circuitos combinacionales..................................14
Implementación.................................................................................................................14
Código BCD..................................................................................................................14
Suma de valores BCD...................................................................................................15
Decodificadores............................................................................................................16
 Multiplexores y Demultiplexores..................................................................................16
Aplicaciones......................................................................................................................17
Conversor paralelo-serie...............................................................................................17
Generador de funciones lógicas....................................................................................17
Aplicaciones de los multiplexores................................................................................17
2.2.2 Minitérminos y maxitérminos
Si tenemos una variable binaria en su forma normal (x) y en su complemento (x’), ahora
tenemos 2 variables x y y combinadas con una operación AND, entonces tenemos estas 4
posibles combinaciones: x’y’, x’y, xy’ y xy. Cada uno de estos términos se llaman “mini-
términos”. Si tenemos n variables se pueden formar 2n diferentes mini-términos. Los
números binarios de 0 a 2n – 1 se listan bajo las n variables con cada variable tildada, si el
bit correspondiente al numero es 0 y si no esta tildada a 1, es decir si la variable esta tildada
corresponde a 0 de lo contrario a 1.
Para los maxi-términos las n variables forman un termino OR, con cada variable tildada o
no tildada, darán 2n combinaciones posibles de maxi-términos. Cada maxi-término se
obtiene de un término OR de n variables con cada variable no tildada si el correspondiente
bit es 0 y tildada si es 1.

La siguiente Tabla es un ejemplo de los mini y maxi-términos para 3 variables.

 Ejemplo
Para expresar la función F en mini-términos tomamos donde la función sea 1 y unimos los
mini-términos con sumas(sumas de productos):Supongamos la siguiente función F dada a
partir de la siguiente tabla
F= m0 + m1 + m5 + m7 = x’y’z’+ x’y’z + xy’z + xyz
F(x,y,z)= ∑ (0,1,5,7)
O bien se toman los ceros, pero no tendríamos a F, en su lugar tendríamos a F’
F’= m2 + m3 + m4 + m6 = x’yz’+ x’yz + xy’z’ + xyz’
F(x,y,z)= ∑ (2,3,4,6)

Ahora para obtener F en maxi-términos tomamos donde la función sea cero y unimos los
maxi-términos con productos(producto de sumas):
F= M2*M3*M4*M6 = (x+y’+z)( x+y’+z’)( x’+y+z)(x’+y’+z)
F(x,y,z)= ∏ (2,3,4,6)
La otra manera es con unos, pero al igual que con los mini-términos obtendríamos F’
F’= M0*M1*M5*M7= (x+y+z)( x+y+z’)( x’+y+z’)(x’+y’+z’)
F'(x,y,z)= ∏ (0,1,5,7)

2.2.3 Técnicas de simplificación

La minimización de funciones lógicas permite un menos coste y mayor fiabilidad en la
construcción del circuito digital. A veces la expresión más reducida no es apropiada por el
tipo de componentes empleado pero es mucho más fácil el trabajo si se desarrolla a partir
de la expresión más sencilla. Existen varios métodos de simplificación.

Simplificación por el método algebraico

Este método consiste en la aplicación de las leyes y teoremas del álgebra de Boole para
reducir la función lo máximo posible. Sus resultados son muy variables.
Para que la solución por este método sea lo más práctico posible se parte de la forma
canónica de la función, ya sea en minterms o en maxterms.
 Métodos tabulares de simplificación
Estos métodos utiliza para simplificar las funciones lógicas tablas para agrupar los términos
de la función y poder aplicar la propiedad del álgebra de Boole que permite reducir una o
más variables.

Mapas de Karnaugh
Este método de simplificación de funciones lógicas se puede utilizar para funciones de dos
a seis variables, siendo su uso práctico para funciones de dos a cinco variables.
Este método está constituido por una cuadrícula en forma de encasillado cuyo número de
casillas depende del número de variables que tenga la función a simplificar. Cada una de las
casillas representa la distintas combinaciones adyacentes de las variables que puedan
existir.

Tablas de Quine – McCluskey

Se emplea en la simplificación de funciones con cualquier número de variables, pero se
suelen utilizar solamente a partir de cinco variables.
El método consiste en una serie de tablas que, utilizando la representación binaria
equivalente de cada uno de los términos que componen la función a simplificar, expresada
siempre bajo la forma minterms, tratan de encontrar las relaciones de similitud existentes
entre dichos términos para, así, poderlos reducir aplicando la misma ley que en los mapas
de Karnaugh.
El proceso de simplificación exige la obtención ordenada de las siguientes tablas.
· Tabla de agrupamientos base.
· Tabla de agrupamientos de orden: primero, segundo, tercero,…
· Tabla reductora final.
El resultado de la simplificación se obtiene de la tabla reductora final, formando términos
equivalentes a las combinaciones binarias indicadas en la tabla y empleando para ello el
convenio de las ecuaciones minterms.

Simplificación de funciones lógicas incompletas

Una función lógica incompleta es aquella que ante las posibles combinaciones binarias de
las variables de entrada del circuito digital ciertos valores no pueden producirse nunca
debido a que otros circuitos anteriores impide su llegada a circuito que se diseña.
A estas combinaciones de entrada que, apareciendo en la tabla de verdad de funcionamiento
del circuito digital, no produce en la salida ni 0 ni 1 se denominan combinaciones
indiferentes, y se representan en las tablas de verdad por x.
A su vez, estas combinaciones indiferentes dan lugar a términos indiferentes, que pueden
ser representados en los mapas de Karnaugh y se los puede considerar bien como “0” o
como “1” según convenga para las simplificaciones y sin que ello conlleve alteraciones en
la respuesta de la función; es decir, del circuito digital.

2.2.3.1 Teoremas y postulados del algebra de

Boole

Postulados
Postulado 1

La suma lógica de una variable más un 1 lógico equivale a un 1 lógico:

a+1=1
Circuito eléctrico equivalente de los postulados más significativos.

Postulado 2
La suma lógica de una variable más un 0 lógico equivale al valor de la variable:
a+0=a

 Postulado 3
El producto lógico de una variable por un 1 lógico es igual al valor de la variable:
a·l=a

Postulado 4
El producto lógico de una variable por un 0 lógico es igual a 0:
a·0=0
 Postulado 5
La suma lógica de dos variables iguales equivale al valor de dicha variable:
a+a=a

Postulado 6
El producto lógico de dos variables iguales equivale al valor de dicha variable:
a·a=a

Postulado 7
La suma lógica de una variable más la misma variable negada equivale a un 1 lógico:

Postulado 8
El producto lógico de una variable por la misma variable negada equivale a un 0 lógico:

Postulado 9
Si una variable es negada dos veces, ésta no varía. Este postulado es válido para cualquier
número par de inversiones:
 Otros postulados
Si se invierten los dos miembros de una igualdad, ésta no sufre ninguna variación:

Propiedades

De la misma forma que en el sistema convencional, en el álgebra de Boole se cumplen las

propiedades que describimos a continuación:

• Propiedad conmutativa:
a+b=b+a
a·b=b·a

• Propiedad asociativa:
a + b + e = a + (b + c)
a · b · c = a · (b · c)

• Propiedad distributiva:
a · (b + c) = a · b + a · c
a + b · c = (a + b) · (a + c)

Teoremas
Los teoremas que enunciamos seguidamente podrán ser demostrados apoyándonos en los
postulados y propiedades descritos anteriormente.

Teorema 1. Ley de absorción.

a) a + a · b = a

Demostración:
a+a·b=a·(1+b)=a·1=a
b) a · ( a + b) = a

Demostración:
a · (a + b) = a · a + a · b = a + a · b = a

Teorema 2.
  Teorema 3. Leyes de De Morgan.
Merecen especial mención las leyes de De Morgan por su gran utilidad en los procesos de
simplificación. La comprobación de estos teoremas la podrá realizar el(la) lector(a)
construyendo la tabla de la verdad:

2.2.3.1 Mapas de Karnaugh

Es un diagrama utilizado para la simplificación de funciones algebraicas Booleanas. El
mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un físico y matemático
de los laboratorios Bell.
Los mapas de Karnaugh reducen la necesidad de hacer cálculos extensos para la
simplificación de expresiones booleanas, las cuales saldrían muy extensas simplemente
usando mini o maxiterminos para representar la función.
El mapa de Karnaugh consiste en una representación bidimensional de la tabla de verdad de
la función a simplificar. Puesto que la tabla de verdad de una función de N variables posee
2N filas, el mapa K correspondiente debe poseer también 2N cuadrados. Las variables de la
expresión son ordenadas en función de su peso y siguiendo el código Gray, de manera
que sólo una de las variables varía entre celdas adyacentes. La transferencia de los términos
de la tabla de verdad al mapa de Karnaugh se realiza de forma directa, albergando un 0 ó un
1, dependiendo del valor que toma la función en cada fila.
La imagen explica el funcionamiento de un mapa de Karnaugh para una función de de 4
variables de entrada y una función de salida, en el mapa se muestra su correcta ubicación de
posiciones para cada uno de los mini-términos, donde A es el mas significativo y va
decayendo su valor regido por el orden alfabético hasta llegar a D que toma la posición
menos significativa.

La función F que determina los números pares de los primeros 8 números binarios esta
compuesta por 3 variables de entrada(A,B,C), F se define en la siguiente tabla:
Como podemos observar en la tabla la funcion se puede escribir como la suma de los
mimiterminos 0,2,4,6 de la sIguiente forma:

Reemplazándolos por miniterminos y operando con Álgebra de Boole nos queda:

Ahora lo hacemos por Mapas de Karnaugh

Imagen 1.Mapa de Karnaugh de F

En la Imagen 1 se ve como varia AB con respecto a los términos encerrados en el conjunto
azul, C no varia puesto que se queda fija en 0, como AB varían no los tomamos, C no varia
pero es 0  entonces es C’, si se mantuviera en 1 entonces seria C.
En el mapa solo se observa un conjunto lo cual indica que la función de salida es la que sea
producida por el conjunto. Si hubieran dos o mas conjuntos o agrupaciones tomaríamos la
función final como la suma de cada una de las funciones de cada conjunto.
Como se observa en la Imagen 1 con respecto a los miniterminos, el mapa nos reduce
considerablemente el trabajo de aplicar Álgebra de Boole.

2.3.4 Implementación y aplicación de los

circuitos combinacionales
Implementación
Código BCD
Un código muy importante en computación es el BCD, pues se ocupa fuertemente a nivel
interno en el hardware del mismo. Es bastante simple de entender, consiste en la
representación de cada uno de los dígitos del sistema decimal en su equivalente binario
usando 4 bits, tal como se muestra en esta tabla:
 Suma de valores BCD
Otra ventaja del código BCD es que dos valores BCD pueden sumarse directamente en
binario y el resultado binario corresponder al resultado decimal que se hubiese obtenido
sumando en decimal. Veamos un ejemplo, si las cifras decimales 745 y 568 se escriben en
código BCD setendrá:745 en BCD usar dos bytes: 00000111 y 00100101(en el primer byte
0000 es el equivalente binario del dígito decimal "0" y 0111 es el equivalente binario del
dígito decimal "7". En el segundo byte 0100 es el equivalente decimal del dígito decimal
"4" y 0101 es el equivalente binario del dígito decimal "5")568 en BCD usar dos bytes:
00000101 y 01101000(en el primer byte 0000 es el equivalente binario del dígito decimal
"0" y 0101 es el equivalente binario del dígito decimal "5". En el segundo byte 0110 es el
equivalente decimal del dígito decimal "6" y 1000 es el equivalente binario del dígito
decimal "8")
En ambos casos el primer byte debí rellenarse con 0000 pues las cifras decimales temansol
tres dígitos decimales.
Si ahora estos códigos BCD se suman directamente en binario se tendrá:

Pero al revisar el resultado vemos que la suma de cada código BCD dio como resultado un
valor binario que NO ES BCD. Por ejemplo, al sumar 0101 con 1000 se obtuvo 1101,que
no figura en la tabla BCD. Lo mismo ocurre en los casos restantes. Cuando esto ocurre,
cada resultado que no es BCD debe corregirse sumándole 0110 (que corresponde al
decimal 6). Si lo hacemos se tendrá:
 Decodificadores
Realizan la función inversa de los codificadores, poseen n entradas y 2 n salidas. En este
tipo de circuito sol una salida pasar a valor 1, aquella cuyo número corresponda al valor
binario formado por los estados de las entradas.

Multiplexores y Demultiplexores
Son circuitos combinacionales con una estructura de varias entradas y una nica salida de
datos. Permiten seleccionar una de las entradas para realizar la transmisión de datos desde
dicha entrada a la salida, que es nica (un circuito que realice el trabajo inverso se denomina
Demultiplexor).

Un multiplexor es un selector de datos equivalente a un conmutador de m entradas y una

salida, por lo que también recibe el nombre de selector de datos o conmutador electrónico.
La selección de la entrada se controla mediante unas entradas de selección o control.
Cuando sol tenemos una entrada de control (2 entradas), también se le llama entrada
rehabilitación (entable). La entrada seleccionada viene biunívocamente determinada por la
combinación de 0 y 1 en las entradas de control. Por tanto, si tenemos m entradas de datos,
han falta n entradas de control, siendo m 2n.

Aplicaciones
Conversor paralelo-serie
Permiten seleccionar una de entre varias líneas de datos o enviarlas informaciones de varias
líneas por una sola, dedicando un pequeño intervalo de tiempo a cada una de ellas.

Generador de funciones lógicas

Permiten implementar funciones lógicas con solamente un multiplexor, directamente desde
la tabla de verdad, en forma de suma de productos. En general, cualquier función de n
variables puede implementarse mediante un multiplexor de 2 n entradas. Con esto
conseguimos sustituir puertas lógicas por multiplexores, para reducir significativamente el
número de circuitos integrados y permite que los cambios en el diseño sean muchos ms
sencillos.

Aplicaciones de los multiplexores

Una de las principales aplicaciones de los multiplexores es que permite implementar
ecuaciones correspondientes al funcionamiento de una función lógica, reemplazando con
un solo chip gran cantidad de cableado y de circuitos integrados.
Para lo que se debe seguir el siguiente protocolo: Se conectan a las entradas de selección las
variables de entrada del problema. Se conectan las entradas de dato a 1 o a 0, según
convenga a la configuración escogida con la entrada de selección.
Cuando no disponemos de suficientes entradas de selección en un multiplexor para conectar
con las entradas del problema, podemos continuar empleándolos, estableciendo en las
entradas de dato los valores adecuados correspondientes con ayuda de lógica adicional y en
función de la variable que no conectamos a la entrada de selección.