Circuitos Secuenciales

Registros
Por:
Carlos A. Fajardo
cafajar@uis.edu.co
digitalesuis.wikidot.com
 Registros
 Están formados por un conjunto de flip-flops.

 Se utilizan para:
 Almacenar información
 Transferir información
 Desplazamientos principales
Entrada de datos
Salida
de datos
Entrada
de datos

Salida de datos
Entrada serie
Salida serie
Entrada paralelo
Salida paralelo

Entrada de datos

Entrada Salida
de datos de datos

Salida de datos
Entrada serie Entrada paralelo
Salida paralelo Salida serie
Entrada paralelo – Salida Paralelo
Entrada de datos

Salida de datos

UIS - Sistemas Digitales

Entrada serie – Salida serie

Entrada Salida
de datos de datos

UIS - Sistemas Digitales

Entrada Serie – Salida Palalelo

Entrada
de datos

Salida de datos

UIS - Sistemas Digitales

 Entrada Paralelo – Salida serie
Entrada de datos

Salida
de datos

Do D1 D2 . D3

0 0 0 0 Salida
Qo Serie
“0” Do
1
D1 Q1 1
D2 Q2 1
D3 Q3
1

C C C C

ff0 ff1 ff2 ff3

Desplaza / carga_dato
UIS - Sistemas Digitales
Descripciones en VDHL

UIS - Sistemas Digitales

Entrada Serie – Salida paralelo

Desplaza
1-bit 4 4 Salida
D Q
Entrada 1 a la derecha Paralelo
D_bus Q_bus
Serie
(dato) Flip flop

Clk
Reset

Reset

UIS - Sistemas Digitales

 Entrada Serie – Salida Serie

Desplaza
1-bit 4 4
D Q
Entrada 1 a la derecha D_bus Q_bus 1 Q(o)
Serie
Flip flop Salida
Serie
Clk
Reset

Reset

UIS - Sistemas Digitales

Entrada Paralelo – Salida Serie
4

Desplaza
1-bit 4
0
a la derecha
4
D Q
1
Dato 4 Q(o)
1
Flip flop Salida
Paralelo
Serie
Clk
Shift/load
Reset

Reset

UIS - Sistemas Digitales

Codigos en VHDL y Simulaciones
Entrada Serie – Salida paralelo

Desplaza
1-bit 4 4 Salida
D Q
Entrada 1 a la derecha Paralelo
D_bus Q_bus
Serie
(dato) Flip flop

Clk
Reset

Reset

UIS - Sistemas Digitales

 Entrada Serie-Salida Paralelo
Descripción VHDL

--------------------LOGICA DEL ESTADO SIGUIENTE -----------------------------------

UIS - Sistemas Digitales

Entrada Serie – Salida paralelo
RTL Schematic

UIS - Sistemas Digitales

Simulación Entrada Serie-Salida Paralelo
ISE Versión 10.1

UIS - Sistemas Digitales

 Entrada Serie – Salida Serie

Desplaza
1-bit 4 4
D Q
Entrada 1 a la derecha D_bus Q_bus 1 Q(o)
Serie
Flip flop Salida
Serie
Clk
Reset

Reset

UIS - Sistemas Digitales

 Entrada Serie-Salida Serie
Descripción VHDL

--------------------LOGICA DEL ESTADO SIGUIENTE ------------------------

UIS - Sistemas Digitales

Entrada Serie – Salida Serie
RTL Schematic

UIS - Sistemas Digitales

Simulación Entrada Serie-Salida Serie

0
11
1 0 11

110 1 1

UIS - Sistemas Digitales

Entrada Paralelo – Salida Serie
4

Desplaza
1-bit 4
0
a la derecha
4
D Q
1
Dato 4 Q(o)
1
Flip flop Salida
Paralelo
Serie
Clk
Shift/load
Reset

Reset

UIS - Sistemas Digitales

 fin
UIS - Sistemas Digitales