Repaso

Arquitectura de
computadoras
UTN - Sistemas Operativos
 COMPONENTES COMPUTADOR

BUS

DATOS B
+
INSTR
U
S

UTN - Sistemas Operativos

 ARQUITECTURA DE VON NEUMANN

● Una
arquitectura
más fácil de
“reprogramar”
que las
computadoras
anteriores
 COMPONENTES COMPUTADOR - BUS

R/W
Petición Bus
Cesión Bus
Clock
ACK
Petición
interrupción
Int ACK
Reset

Dispositivo + Posición

UTN - Sistemas Operativos

 COMPONENTES COMPUTADOR - REGISTROS

De uso general De uso específico

➔ Acumulador (AX) ➔ Stack Pointer (SP)
➔ Contador (CX) ➔ Instruction Pointer (IP) /Program
➔ Base (BX) Counter (PC)
➔ Datos (DX) ➔ Program Status Word (PSW)

De segmento De control
➔ Code Segment (CS) ➔ Memory address register (MAR)
➔ Data Segment (DS) ➔ Memory buffer register (MBR)
➔ Stack Segment (SS) ➔ Instruction register (IR)

CF ACF OF IF TP SF ZF PF MF DF MODE

UTN - Sistemas Operativos

 CICLO DE INSTRUCCIÓN

CODOP + (OPERANDO)*
ADD R1,X F
ISZ X
MOV A, B
PUSH A Búsqueda
POP B Decodificación INSTR OFF
de
INC A de la Instrucción
Operandos
JMP F
NOP
CLI Búsqueda
de 1. Próx instrucción -> PC
Instrucción Ejecución
2. PC -> MAR
de la
3. MAR ->BUS DIR
4. Unidad de control realiza lectura = CONT(Read) Instrucción
5. RAM -> BUS DAT(INSTR) -> MBR
6. MBR -> IR
7. PC ++

Escribir
resultados

UTN - Sistemas Operativos

 MECANISMOS DE IO - IO PROGRAMADA

Dispara op lect al módulo de IO

VENTAJA
Leer estado del módulo de IO
➔ Rápido para transferencias
de pocos bytes -> evita
No Preparado overhead de mecanismos
Estado ERROR más complejos
Preparado
DESVENTAJA
Leer una palabra del módulo de IO ➔ Mal uso de la CPU

Escribir palabra en
memoria.

NO
Bloque
final?
SI
SIGUIENTE INSTRUCCIÓN
UTN - Sistemas Operativos
 MECANISMOS DE IO - IO BASADA EN INTERRUPCIONES

Dispara op lect al módulo de IO

Hacer otra
cosa VENTAJA
➔ Mejora throughput
Leer estado del módulo de IO
de instrucciones ->
INTERRUPCIÓN se evita el chequeo
continuo
Estado ERROR
DESVENTAJA
Preparado
➔ Se sigue usando mal
Leer una palabra del módulo de IO la CPU (aunque en
menor medida) -> la
Interrupt CPU se encarga de
Escribir palabra en Handler escribir palabras a
memoria.
memoria

NO
Bloque
final?
SI
SIGUIENTE INSTRUCCIÓN
UTN - Sistemas Operativos

Dispara op lect al de bloque al
controlador de DMA
Leer estado del módulo
de DMA
SIGUIENTE INSTRUCCIÓN
UTN - Sistemas Operativos
MECANISMOS DE IO - DMA
VENTAJA
➔ Se libera a la CPU,
interviene solo al
principio y al final de la
transferencia.
Hacer otra ➔ Transferencias mucho
cosa más eficientes en la
mayoría de los casos.
INTERRUPCIÓN
DESVENTAJA
➔ Requiere un HW
especial.
➔ Requiere más tiempo
inicial de set up del
pedido.
➔ Robo de ciclo de bus
 INTERRUPCIONES - DEFINICIÓN

INTERRUPCIONES

¿Qué son?

UTN - Sistemas Operativos

 INTERRUPCIONES - CLASIFICACIÓN

Internas De HW vs de
vs SW
Síncronas vs externas
Asíncronas
Son controladas
por el
Son causadas programador?
interna o
externamente al
procesador?
Excepciones
vs
Traps
Enmascarables
vs
Puede ignorarse?
no Pueden
Enmascarables predecirse?

UTN - Sistemas Operativos

 INTERRUPCIONES - PROCESAMIENTO

El controlador del dispositivo u

otro HW genera una interrupción La rutina guarda el resto de la
información del estado de la CPU

Se da el
El procesador completa la ejecución
P de la instrucción en curso. control al P
Se procesa la interrupción O
O interrupt
R R
handler
H S
W El procesador identifica la fuente W
y la notifica. Se restaura la info del estado
de la CPU.

El procesador coloca el PC y el PSW

en la pila del sistema
Se restaura el anterior PC y
PSW

El procesador carga el nuevo PC en función de la int.

UTN - Sistemas Operativos

 INTERRUPCIONES

Interrupción por HW
IRQ

PIC
(Programmable
Interrupt
Controller)

UTN - Sistemas Operativos

 CICLO DE INSTRUCCIÓN RELOADED

Decodificació Búsqueda
INSTR OFF
n de la de
Instrucción Operandos

Búsqueda
de
Instrucción Ejecución
Write Back de la
Instrucción

NO INT SI
habilitadas
Procesamient ?
o INT
NO
HAY
INT? SI

UTN - Sistemas Operativos

 PROCESADORES MODERNOS

●Pipelining

Ciclo de instrucción de un
procesador secuencial

Ciclo de instrucción de un
procesador con pipeline

Se “solapan” los pasos

aumentando el throughput de
instrucciones ejecutadas

UTN - Sistemas Operativos

http://www.lighterra.com/papers/modernmicroprocessors/
 Preguntas??

UTN - Sistemas Operativos