1) Diseñe un temporizado off-delay, 4) Programe el GRAFCET de la figura 3, con
empleando contadores, el tiempo ajustado flanqueo de transición entre 2 y 3 debe ser aproximadamente 1ms. (plantee una temporizado en aproximadamente 1 segundo. estrategia para su evaluación)
La figura ilustra el comportamiento.
1 2
Fig. 1 u(t) entrada, y(t) salida del off-
3 delay
2) Diseñe un flip-flop J-K síncrono (que se
active con señal de reloj) (plantee una 4 5 estrategia para su evaluación)
3) Programe el GRAFCET de la figura 2. Fig. 3 GRAFCET con ejecución en paralelo y
transición 2 a 3 temporizada.
NOTA: El estudio debe contener, dentro de
lo posible, tabla de la verdad, mapas de 0 Karnaugh y la ley generada, Ladder y su simulación, programación en assembler y su simulación en Proteus.
1 2 La asignación se deberá entregar en Word
impreso y en una carpeta de perfil, y deberá subirse digitalmente al aula 3 virtual con los programas generados (.asm y .hex y proteus). (Sólo 1 persona por grupo).
4 5 La tarea deberá defenderse.
La tarea se pondera con un peso de 3, respecto a la nota del examen. Fig. 2 GRAFCET con ejecución en paralelo NT=NT*(NE_alumno/NE_max+3)/4