1.

Construya un decodificador de 3x8 usando dos decodificadores de 2x4 y

bloques lógicos.

Solución:

Decodificador de 2x4:

Se muestra el circuito esquemático básico de un decodificador de 2 entradas y

cuatro salidas. Adicionalmente, muestra en forma de un diagrama de tiempos o
cronograma de salidas D0, D1, D2 y D3, en función de las entradas S1 y S0.

S1 S0 D0 D1 D2 D3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1

Tanto del circuito como del cronograma podemos deducir que cada una de las salidas
de las compuertas AND corresponde a cada uno de los minterms posibles para
funciones de dos variables, en este caso representadas por las entradas S1 y S0.
Decodificador de 3x8:

Se muestra el circuito esquemático y cronograma correspondiente a un

decodificador de decodificador de 3 a 8 líneas de salida.

A2 A1 A0 D0 D1 D2 D3 D4 D5 D6 D7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

Tanto del circuito como del cronograma podemos deducir que cada una de las salidas
de las compuertas AND corresponde a cada uno de los minterms posibles para
funciones de dos variables, en este caso representadas por las entradas D7, D6, D5, D4,
D3, D2, D1 y D0.
Decodificador de 3x8 a 2 decodificadores de 2x4:

*Si analizamos la tabla de verdad y la dividimos en dos partes iguales (Cuando S2=0 y
cuando S2=1) podemos ver que:

S2 S1 S0 D0 D1 D2 D3 D4 D5 D6 D7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

*Cuando S2=0, las señales desde D4 hasta D7 están desactivadas o inactivas, y las
señales desde d0 hasta d3 se comportan igual que el decodificador de 2 a 4.

S2 S1 S0 D0 D1 D2 D3 D4 D5 D6 D7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0

*Cuando S2=1, las señales desde D0 hasta D3 están desactivadas o inactivas, y las
señales desde D4 hasta D7 se comportan igual que el decodificador de 2 a 4.

S2 S1 S0 D0 D1 D2 D3 D4 D5 D6 D7
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
*Implementación de un decodificador de 3 a 8, utilizando dos decodificadores de 2 a 4. Con
entrada de habilitación.

2. Elabore un decodificador de 4x16 utilizando 5 decodificadores de 2x4.

Solución:

Decodificador de 4x16:
 Señales de
E Señales de Salida
Entrada
E A3 A2 A1 A0 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15
0 X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
1 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
1 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Bloque del decodificador 4x16, y su tabla de verdad.

Señales de
E Señales de Salida
Entrada
E A3 A2 A1 A0 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15
0 X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Activadores:

E A3 A2 A1 A0 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15

1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
 Decodificador 01: habilitado cuando A3=0 Y A2=0

E A3 A2 A1 A0 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15

1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
1 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0

Decodificador 02: habilitado cuando A3=0 Y A2=1

E A3 A2 A1 A0 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15

1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0
1 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0
1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0

Decodificador 03: habilitado cuando A3=1 Y A2=0

E A3 A2 A1 A0 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15

1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Decodificador 04: estará habilitado cuando A3=1 Y A2=1

 Usaremos 4 decodificadores de 2x4 para las 16 salidas. Además necesitaremos

crear la lógica que se encargue de habilitar cada codificador.

E S1 S0 E1 E2 E3 E4
0 X X 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 1 0 0
1 1 0 0 0 1 0
1 1 1 0 0 0 1
Diseño Final del decodificador de 4x16 basado en 5 decodificadores de 2x1:
3.
W X Y Z f
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

a) Construya el circuito lógico F usando un selector 16:1

b) Elabore el circuito lógico de F utilizando un selector 8:1

c) Haga un circuito Lógico de F empleando un selector 4:1 y bloques lógicos.