Documentos de Académico
Documentos de Profesional
Documentos de Cultura
1. El Fan-In y el Fan-Out para las familias lógicas TTL y CMOS están definidas
como:
C. La carga que representa una entrada para una salida y la carga que representa una salida
para una entrada respectivamente, indicada como un número de relación para circuitos de la
misma sub-familia sin que se afecten los niveles lógicos respectivos.
D. La carga que representa una entrada para una salida y la carga que soporta una salida
respectivamente, indicada como un número de relación para circuitos de la misma
subfamilia sin que se afecten los niveles lógicos respectivos.
Justificacion:
El Fan-In y el Fan-Out para las familias lógicas TTL y CMOS están definidas como la
carga que representa una entrada para una salida y la carga que soporta una salida
respectivamente, indicada como un número de relación para circuitos de la misma sub-
familia sin que se afecten los niveles lógicos respectivos. En TTL esta relación se da por
corrientes y en CMOS por efectos de velocidad debida a las deformaciones causadas en los
niveles lógicos por la suma de capacidades eléctricas.
CLAVE: C
Justificación:
Las salidas en poste (Totem-pole) de los circuitos integrados digitales se caracterizan
por tener una velocidad de conmutación
similar, cuando manejan cargas, tanto en condición de fuente como de sumidero porque
este tipo de salidas están conformadas por dos transistores con características similares
para establecer los niveles lógicos alto y bajo respectivamente.
3. Las salidas de tercer estado (Tri-state o Hi- Z) de los circuitos integrados digitales se
utilizan para disponer de un estado lógico adicional porque en los sistemas lógicos
digitales prácticos no es suficiente contar con nivel bajo y nivel alto solamente.
Justificación:
Las salidas de tercer estado (Tri-state o Hi-Z) de los circuitos integrados digitales no
representan un estado lógico. El tercer estado se refiere a una configuración física que
permite inhibir a las salidas de los circuitos integrados para entregar sus niveles lógicos,
colocando los pines de salida en condición de alta impedancia, con lo cual se “desconecta”
la salida de una línea de datos evitando colisiones de datos y situaciones de corto circuito
eléctrico.
A. Le sobraba en el circuito integrado que contenía esta compuerta, por lo que decidió
conectarla, así no efectuara ningún trabajo útil.
B. Las compuertas no conectadas demandan más corriente siempre.
C. Se requiere darle a todas las variables el mismo número de pasos en el circuito para
evitar señales espurias en el mismo.
D. La compuerta de salida no acepta directamente la entrada de las variables.
CLAVE: B
Justificación:
En muchos casos se presentan problemas de carreras en la conmutación de las compuertas
lógicas, por lo que es necesario generar retrasos en algunas señales con la inclusión de
compuertas, que no afectan la operación lógica pero mejoran el comportamiento eléctrico.
Por otra parte, en algunas familias, las compuertas no conectadas pueden consumir
corrientes altas.
CONTEXTO
Los Dispositivos Lógicos Programables (PLDs) pueden considerarse como redes
combinatorias, aunque algunos incluyan unidades secuenciales configurables.
5. Puede afirmarse que en un dispositivo PLD, como una memoria PROM, puede
configurarse cualquier función lógica porque están constituidos por funciones básicas
AOI (AND, OR e INVERSORES), como lo establecen los teoremas de De Morgan y el
álgebra de Boole.
CLAVE: A
Justificación:
El álgebra de Boole establece que el complemento del complemento de una variable lógica
es la propia variable y los teoremas de De Morgan que el complemento de un producto
lógico (NAND) es equivalente a la suma lógica (OR) de las variables complementadas, y
que el complemento de una suma lógica (NOR) es igual al producto lógico (AND) de las
variables complementadas. Por lo tanto, con funciones básicas AND, OR y NOT
(complementos o inversores) es posible construir cualquier función lógica.
A. Los PLA tiene una matriz AND fija y una matriz OR programable.
B. Los PAL tienen una matriz AND programable y una matriz OR fija.
C. Los PAL tienen una matriz AND programable y una matriz OR también programable.
D. Los PLA tienen una matriz AND programable y una matriz OR también programable.
CLAVE: D
Justificación:
Los PLDs más simples están compuestos básicamente por dos matrices AND y OR, las
cuales pueden programarse para generar funciones o almacenar datos de algún tipo. En las
memorias ROM programables la matriz OR es la que puede programarse, en las PAL, al
contrario, puede programarse (o configurarse) la matriz AND y en las PLA las dos.
C. Cada vez son menos comunes las aplicaciones con longitudes de bytes.
CLAVE: D
Justificación:
8. Los circuitos integrados de memoria de solo lectura (ROM) más comunes poseen
sus canales (buses) de direcciones y datos en paralelo y podrían considerarse de
manera genérica como memorias RAM, ya que se accede a las diferentes direcciones
posibles de forma aleatoria. Actualmente se dispone de memorias ROM con acceso en
serie y en estas no podrían considerarse como RAMs porque su acceso deja de ser
aleatorio.
CLAVE: E
Justificación:
CONTEXTO
Las computadoras, y en general los procesadores digitales, son máquinas lógicas y por lo
tanto no pueden realizar operaciones aritméticas. Sin embargo, gracias a la manipulación
adecuada de los resultados de las operaciones lógicas, podemos interpretar dichos
resultados como aritméticos, asociando los estados lógicos 1 y 0 con los números 1 y 0 del
sistema de numeración binario.
9. La siguiente operación es la suma de dos códigos binarios que representan magnitudes en
BCD de dos dígitos
10000111
10011000
1 00011111
CLAVE: B
0 10011001
0 10011000
1 00110001
No puede saberse si el resultado de la suma es incorrecto porque los dos dígitos resultantes
son válidos en BCD.
CLAVE: D
Si puede detectarse el error porque hay un acarreo del bit 3 al bit 4.
CLAVE: C
Justificación:
CLAVE: D
Las operaciones de resta con circuitos lógicos se realizan preferentemente con
representaciones de complemento a 2 precisamente porque las restas se convierten en
sumas de los complementos y esta es la forma que adoptan los registros utilizados para
representar magnitudes binarias.
13. Los sumadores con arrastre anticipado (Lookahead carry) colocan el acarreo de
salida antes de realizar la suma porque se utiliza un circuito lógico que maneja el
acarreo de manera separada al sumador para aumentar la velocidad de la operación.
CLAVE: D
Justificación:
A. 12 en BCD, 10 en binario
B. 16 en BCD, 9 en binario
C. 12 en BCD, 9 en binario
D. 3 en BCD, 12 en binario
E. 3 en BCD, 10 en binario.
CLAVE: A
Justificación:
Los números codificados en BCD requieren de 4 bits por dígito decimal. Por lo tanto, la
representación de tres códigos BCD utiliza 12 dígitos binario. Por otra parte, 9 dígitos
binarios nos permiten representar magnitudes desde 0 hasta 512 y con 10 bits pueden
expresarse magnitudes hasta 1024.
CONTEXTO
La tendencia actual, y la proyección hacia el futuro, en el diseño de sistemas lógicos
digitales se aleja cada vez más de la interconexión de dispositivos discretos como
compuertas y otros subsistemas más complejos (decodificadores, multiplexores, etc.) como
unidades independientes en CIs. El diseño moderno de sistemas digitales se basa en la
configuración (programación) de sistemas complejos sobre dispositivos más generales
(PLDs, FPGAs, GALs, etc.) para lo cual se utilizan lenguajes especiales de alto nivel para
la descripción de hardware (HDL).
15. Los lenguajes de descripción de hardware, como VHDL, facilitan una metodología
de diseño jerárquico y estructurado porque solo permiten mirar el sistema desde un
punto de vista funcional.
CLAVE: C
Justificación:
16. Los lenguajes de descripción de hardware, como VHDL, facilitan las metodologías
de codiseño porque permiten mirar el sistema a partir de un punto de vista funcional
hasta llegar al nivel estructural.
CLAVE: A
Justificación:
Los lenguajes de descripción de hardware, como VHDL, facilitan las metodologías de co-
diseño porque ellas parten del hecho de no definir previamente el hardware o los
desarrollos de software, y los lenguajes de descripción de hardware permiten mirar el
sistema a partir de un punto de vista funcional hasta llegar al nivel estructural.
CONTEXTO
17. Los flip-flops con reloj activado por flancos se utilizan para evitar atrapar unos (o
ceros) porque los flip-flops activados por flanco son más rápidos que los activados por
nivel.
CLAVE: C
Justificación:
Cuando las señales de entrada pueden conmutar ocasionalmente entre pulsos activos de
reloj, es conveniente utilizar flip-flops activados por flanco, pero eso no tiene que ver con
la velocidad de conmutación del flip-flop.
18. El circuito en bloques de la figura es una red secuencial que ejecuta la secuencia
determinada por el diagrama de flujo adjunto.
A. El circuito podría estar constituido básicamente por un contador de anillo porque recorre
una secuencia binaria.
B. El circuito puede considerarse una máquina de Moore porque la salida depende del
estado presente y de la entrada.
C. El circuito puede considerarse una máquina de Mealy porque la salida depende del
estado presente y de la entrada.
D. Los diagramas de bloques y la secuencia del autómata no brindan información suficiente
para determinar el tipo de red secuencial que lo
implementa.
CLAVE: C
Justificación:
El circuito puede considerarse una máquina de Mealy porque la salida depende del estado
presente y de la entrada, que actúa como un contador de anillo. Las máquinas de Moore no
involucran la entrada para la salida.
19. Nos piden diseñar un autómata con dos entradas (X, Y) y una salida (Z) que tiene
el siguiente funcionamiento:
• Si XY = 00, Z = 0
• Si XY = 11, después de que las entradas hayan sido durante dos ciclos de reloj XY = 01,
entonces Z = 1 En el resto de los casos se mantiene la salida. En cada ciclo solo puede
cambiarse una variable de entrada. Es evidente que este diseño corresponde a una máquina
de Mealy porque en la salida está involucrada la variable de entrada.
CLAVE: A
Justificación:
El circuito debe considerarse una máquina de Mealy porque la salida dependerá del estado
presente y de la entrada. Las máquinas de Moore no involucran la entrada para la salida.
20. Las entradas asíncronas o prioritarias (preset y clear) de los flip-flops se utilizan
para iniciar su condición (colocarlo en “0” o “1”), independientemente de las entradas
de operación normal (R-S, J-K, etc.), lo cual puede hacerse en cualquier momento
porque esta operación siempre es independiente del reloj.
CLAVE: C
Justificación:
Las entradas asíncronas o prioritarias (preset y clear) de los flip-flops se utilizan para iniciar
su condición (colocarlo en “0” o “1”), independientemente de las entradas de operación
normal (R-S, J-K, etc.), lo cual puede hacerse en cualquier momento aunque esta operación
puede ser independiente o dependiente del reloj.
CLAVE: E
Justificación:
Al realizar los diagramas de Karnaugh para x y y, se encuentra que faltan los minterms
a1/b1 y /a1b1 respectivamente, que deben sumarse lógicamente con las salidas originales.
CONTEXTO
CLAVE: E
23. En una CPU real la ortogonalidad total se logra con un conjunto de instrucciones
amplio (CISC) porque de esa forma se tiene una mayor flexibilidad para escribir
código.
CLAVE: E
24. Los microcontroladores modernos con arquitecturas “Harvard” tienden a ser mas
eficientes porque los diseñadores intentan mejorar la ortogonalidad de sus CPUs
aprovechando que la memoria de datos interna puede manejarse como un conjunto de
registros propios de la CPU y a que las instrucciones pueden ser más extensas, con
mayor cantidad de campos y longitudes de los mismos.
CLAVE: A
Los microcontroladores modernos con arquitecturas “Harvard” tienden a ser más eficientes
porque esta arquitectura permite el manejo separado de las memorias de datos e
instrucciones haciendo que las instrucciones puedan ser más extensas en cantidad de
campos y longitud de estos, mejorando las posibilidades de direccionamiento y por ende la
ortogonalidad de sus CPUs.
CLAVE: E
CLAVE: A
27. Los procesadores con arquitectura “Von Newman” tienen una limitación
importante de rendimiento porque poseen pocos registros internos asociados a la
ALU.
CLAVE: C
Los procesadores con arquitectura “Von Newman” tienen una limitación importante de
rendimiento porque utilizan un canal (bus) de datos de ancho de banda restringido para
comunicar la memoria con la CPU.
28. Los microprocesadores modernos no utilizan DMA porque al hacer un mejor uso
de los canales (buses) de datos y direcciones no dejan espacios de tiempo para su
implantación.
CLAVE: E
Justificación:
Los microprocesadores modernos sí utilizan DMA porque es una forma eficiente de utilizar
los canales de datos y direcciones; para ello se recurre a técnicas tales como el robo de
ciclos.
CLAVE: D
Justificación:
CLAVE: C
Justificación:
Justificación:
CLAVE: C
Justificación:
En los microprocesadores de uso general se necesita la memoria RAM externa porque sin
ella no podemos establecer la pila y en consecuencia, no podríamos manejar las
interrupciones. En los microcontroladores la pila se establece en la memoria RAM interna o
en registros especializados.
A. 3FFDH
B. 3FFCH
C. FFBH
D. 3FFAH
E. 4001H
CLAVE: D
Justificación: