Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Circuito Enclavador
B. Conclusiones
Utilizando el circuito de la figura 8, se
observan en la figura
En primer lugar se observa un desfasaje
entre las dos señales que era de esperar
ya que el capacitor tiene una impedancia
compleja de valor Z=(jCw) -1 . Lo que
resulta más interesante para analizar es
la forma que tiene la señal de salida.
Esta puede ser explicada de la siguiente
manera: en primer lugar, el capacitor se
carga a una tensión VC=VM-0,7V (con
VM el máximo de tensión que está
entregando la fuente); para instantes
posteriores a los que la fuente entregó
VM, el diodo no conducirá ya que la
tensión de salida será VFuente-
VM+0,7V, que, al ser VM>VFuente, es
menor a 0,7V. Por lo tanto la señal de
salida nunca excederá los 0,7V. Si
quisiéramos que la tensión de salida
nunca supere otra tensión, podríamos
ubicar inmediatamente después del
diodo una pila, con lo cual fijaríamos la
señal máxima de salida a VPila-0.7V. Si
por alguna razón aparece un pico de
tensión inesperado en la entrada, el
capacitor se cargará hasta alcanzar esta
tensión y fijará otro valor para la tensión
de salida. Para evitar que esto suceda
podríamos ubicar una resistencia en
paralelo con el diodo, y así el capacitor
se descargaría por ella y no se vería
afectado por este imprevisto.