UNIVERSIDAD SANTO TOMÁS

PRIMER CLAUSTRO UNIVERSITARIO DE COLOMBIA

FACULTAD INGENIERÍA ELECTRÓNICA

Laboratorio No. 07
FET – Caracterización.
Gomez Nicolas Cód.: 2222927, Ticora Lina. Cod: 2221169
Presentado a: M.Sc. Oscar Mauricio Gelvez Lizarazo

RESUMEN: En la siguiente práctica laboratorio se analizan el
comportamiento de los transistores de unión bipolar (FET) en las
diferentes zonas de funcionamiento, para esto se realizaran dos curvas
características entre la corriente 𝐼𝐷𝑆 vs el voltaje 𝑉𝐷𝑆 , y entre la
corriente 𝐼𝐷𝑆 vs el voltaje 𝑉𝐺𝑆 .
I. INTRODUCCIÓN
llamadas respectivamente sumidero (D-Drain), fuente (S-
Source), una conexión llamada puerta (G-Gate) en el collar y
el sustrato (B-Bulk), pero esta se encuentra conectada a la
fuente por lo tanto no es tan reconocida. Como se muestra en
la figura 1.

Los transistores más conocidos son los llamados bipolares

(NPN y PNP), llamados así porque la conducción tiene lugar
gracias al desplazamiento de portadores de dos polaridades
(huecos positivos y electrones negativos), y son de gran
utilidad en gran número de aplicaciones, pero tienen ciertos
inconvenientes, entre los que se encuentra su impedancia de
entrada bastante baja.

En el presente laboratorio se realiza un montaje utilizando un Fig. 1. Estructura física de los transistores FET tipo N y P.
transistor FET (CD4007). Para la primera representación
gráfica de la curva característica se toma un valor de 𝑉𝐷𝑆 fijo
y se empieza a variar sucesivamente 𝑉𝐺𝑆 y así poder encontrar
la corriente mencionada. Y para la segunda representación gráfica
de la curva característica se deja un valor fijo para 𝑉𝐺𝑆 y se varia el
valor del voltaje 𝑉𝐷𝑆 para así poder encontrar el valor de la
corriente 𝐼𝐷𝑆 . A partir de estos datos se obtendrá una curva que
demostrará el funcionamiento del transistor FET en sus
diferentes zonas de funcionamiento.

II. MARCO TEÓRICO

Los transistores de efecto campo o FET se denominan así Fig. 2. Símbolo gráfico para un FET canal N.
porque durante su funcionamiento la señal de entrada crea un
campo eléctrico que controla el paso de la corriente a través del
dispositivo. Estos dispositivos también se denominan
unipolares para distinguirlos de los transistores bipolares de
unión y destacar el hecho de que solo un tipo de portadores
(electrones o huecos) intervienen en su funcionamiento.

 Explicación de sus elementos o terminales.

Un transistor de efecto campo (FET) típico está formado por

una barrita de material p ó n, llamada canal, rodeada en parte
de su longitud por un collar del otro tipo de material que forma Fig. 3. Símbolo gráfico para un FET canal P
con el canal una unión p-n.
En los extremos del canal se hacen sendas conexiones óhmicas
 UNIVERSIDAD SANTO TOMÁS
PRIMER CLAUSTRO UNIVERSITARIO DE COLOMBIA

FACULTAD INGENIERÍA ELECTRÓNICA

Los transistores son tres zonas semiconductoras juntas terminal de puerta del transistor. Existen además dos regiones
dopadas alternativamente con purezas donadoras o pequeñas de la superficie dopadas fuertemente con impurezas
aceptadoras de electrones. donadoras, es decir de tipo n (positivo), situadas a cada lado
Su estructura y representación se muestran en la tabla. de la puerta. A si mismo se deposita un electrodo metálico,
formando el contacto de fuente, S, y el drenador, D, del
Las uniones Puerta-Drenador y la Surtidor-Puerta están transistor. En el MOSFET de canal P, la corriente tiene sentido
polarizadas en inversa de tal forma que no existe otra corriente opuesto. [2]
que la inversa de saturación de la unión PN.
La zona n (en el FET canal n) es pequeña y la amplitud de la
zona de deflexión afecta a la longitud efectiva del canal. La
longitud de la zona de deflexión y depende de la tensión
inversa (tensión de puerta).

 Zonas de funcionamiento del transistor de efecto de

campo (FET):

1. ZONA ÓHMICA O LINEAL: En esta zona el transistor

se comporta como una resistencia variable dependiente
del valor de 𝑉𝐺𝑆 . Un parámetro que aporta el fabricante es
Fig. 5. Estructura física del transistor PMOS.
la resistencia que presenta el dispositivo para 𝑉𝐷𝑆 = 0 (𝑟𝐷𝑆
on), y distintos valores de 𝑉𝐺𝑆 .

2. ZONA DE SATURACIÓN: En esta zona es donde el

transistor amplifica y se comporta como una fuente de
corriente gobernada por 𝑉𝐺𝑆 .

3. ZONA DE CORTE: La intensidad de drenador es nula

(𝐼𝐷 = 0). [1]

Fig. 6. Símbolo del transistor PMOS.

III. PROCEDIMIENTO Y DESARROLLO

1. Para el circuito de la figura 7, realizar el montaje en

protoboard y llenar las tablas 1 y 2, a partir de las
mediciones realizadas con multímetro y/u osciloscopio.

Fig. 4. Curvas de caracterización de las zonas de

funcionamiento FET.

 Transistor PMOS

La estructura básica de un transistor MOS de tipo P, consiste

en una estructura MOS en la cual el electrodo metálico
superior, G, depositado sobre la capa aislante actúa como Fig. 7. Esquemático de la caracterización del FET.
 UNIVERSIDAD SANTO TOMÁS
PRIMER CLAUSTRO UNIVERSITARIO DE COLOMBIA

FACULTAD INGENIERÍA ELECTRÓNICA

VDS = 10 [V]
VGS ID
VGS VS IDS
0,5 0 5
1 0 4
3
1,5 0

IDS
2
2 0,01
1
2,5 0,05
0
3 0,08 -1 0 5 10 15
3,5 0,14 VGS
4 0,2
Fig. 9. Grafica de caracterización de 𝑉𝐺𝑆 vs 𝐼𝐷𝑆
4,5 0,29
5 0,36 VGS = 10 [V]
5,5 0,42 IDS VDS
6 0,56 0,32 0,5
6,5 0,68 0,46 1
7 0,75 0,66 1,5
7,5 0,87 0,83 2
8 1 1,12 2,5
8,5 1,7 1,17 3
9 2 1,22 3,5
9,5 2,5 1,3 4
10 4 1,41 4,5
Tabla 1. Caracterización de 𝑉𝐺𝑆 vs 𝐼𝐷𝑆 . 1,44 5
1,46 5,5
1,46 6
1,45 6,5
1,45 7
1,44 7,5
1,46 8
1,45 8,5
1,46 9
1,46 9,5
1,46 10
Tabla 2. Caracterización de 𝑉𝐷𝑆 vs 𝐼𝐷𝑆

Fig. 8. Montaje del circuito.

 UNIVERSIDAD SANTO TOMÁS
PRIMER CLAUSTRO UNIVERSITARIO DE COLOMBIA

FACULTAD INGENIERÍA ELECTRÓNICA

VDS VS IDS -0,0541 -1,6

2
-0,055 -1,7
-0,0561 -1,8
1,5
-0,0552 -2
1
IDS

-0,0562 -2,2
0,5 -0,05664 -2,4
-0,05708 -2,6
0
0 5 10 15 -0,05752 -2,8
VDS -0,05796 -3
-0,0584 -3,2
Fig. 10. Grafica de caracterización de 𝑉𝐷𝑆 vs 𝐼𝐷𝑆 . -0,05884 -3,4
2. A partir de las curvas realizadas de corriente contra -0,05928 -3,6
tensión determine los valores de 𝑲𝒏′ 𝒚 𝑽𝑻 . Tabla 3. Caracterización de 𝑉𝐷𝑆 vs 𝐼𝐷𝑆 .

Para encontrar el voltaje Thereshold (𝑉𝑇 ), se procedió a

igualar los voltajes de 𝑉𝐺𝑆 y 𝑉𝐷𝑆 hasta alcanzar una corriente IDS vs VDS
mínima de 1[mA] (Proporcionada por el dathasheet) 0
obteniendo el voltaje en el cual el transistor empieza a -4 -3 -2 -1 0
conducir entre Drain y Source es de 1.02 [V] para el caso del -0,02
2N7000.
-0,04
Para el caso del 5LP01SP (utilizado para la práctica), se tomó
la condición de alcanzar una corriente de 0.1 [mA] obteniendo -0,06
que el voltaje 𝑉𝐺𝑆 requerido para entrar en conducción es de -
-0,08
041[V].
Fig. 11. Grafica de caracterización de 𝑉𝐷𝑆 vs 𝐼𝐷𝑆 de un PMOS.
A partir de los cálculos teóricos no se pudo obtener el valor de
𝑉𝑇 porque no se proporcionar las medidas del canal ni la VDS= -10 [V]
constante de 𝐾𝑛′ . IDS VGS
0 0
3. Realizar el mismo procedimiento de los puntos 1 y 2
para el transistor PMOS. 0 -0,2
0 -0,4
VGS =-2 [V] 0 -0,6
IDS VDS 0 -0,8
0 0 0 -1
-0,003 -0,2 -0,001 -1,2
-0,016 -0,4 -0,01 -1,4
-0,025 -0,6 -0,012 -1,6
-0,032 -0,8 -0,04 -1,7
-0,042 -1 -0,042 -1,8
-0,0462 -1,2 -0,0614 -2
-0,0512 -1,4 -0,071 -2,2
 UNIVERSIDAD SANTO TOMÁS
PRIMER CLAUSTRO UNIVERSITARIO DE COLOMBIA

FACULTAD INGENIERÍA ELECTRÓNICA

-0,0871 -2,4
-0,1016 -2,6
-0,1161 -2,8
-0,1306 -3
-0,1451 -3,2
-0,1596 -3,4
-0,1741 -3,6
Tabla 4. Caracterización de 𝑉𝐺𝑆 vs 𝐼𝐷𝑆 de un PMOS.

IDS vs VGS
0,05

0
-4 -3 -2 -1 0
-0,05

-0,1

-0,15

-0,2
Fig. 12. Grafica de caracterización de 𝑉𝐺𝑆 vs 𝐼𝐷𝑆 de un PMOS.

IV. CONCLUSIONES

 Los transistores FET tienen una perdida energética

menor a los BJT ya que la corriente de D y S en zona
de conducción es prácticamente igual.
 Los transistores FET se ven alterados por la
temperatura del encapsulado ya que cuando la
corriente 𝐼𝐷𝑆 era muy alta el transistor tomaba
temperatura y la curva se veía afectada abruptamente.
 Los transistores MOSFET según su estructura física
semiconductora permite que el voltaje aplicado
trabaje de forma distinta y estos obtengan bastantes
aplicaciones en la industria.

V. REFERENCIAS

[1]https://www.electronicafacil.net/tutoriales/TRANSISTOR-
FET.php

[2]http://icmm.csic.es/fis/gente/josemaria_albella/electronica/
8%20Transistores%20de%20Efecto%20Campo.pdf