Detector de números primos

Fecha: mayo 31, 2018Autor/a: digitalesud0 Comentarios

El propósito de esta practica de laboratorio es la implementación del algebra booleana, con el propósito
de hacer encender un led cada vez que se detecte un numero primo, representado por un numero binario
de 4 bits.

Materiales
 Protoboard

 LED

 Resistencias de 300 ohmios

 Dip switch de 4 pines

 Cable UTP

Procedimiento
La idea principal de esta practica es diseñar un detector de numeros primos del 0 a al 15, de manera que
cada vez que se detecte un numero primo (tomando el 1 como primo,2,3,5,7,11,13 y 15), se encienda el
led como resultado final.
Para esto se realiza la tabla de verdad del detector:

Se plantean la ecuación general por miniterminos:

 Primo = (m1,m2,m3,m5,m7,m11,m13,m15)
De tal manera que se tiene:

 Primo = A’B’C’D+A’B’CD’+A’B’CD+A’BC’D+A’BCD+AB’CD+ABC’D+ABCD.
Aplicando el algebra de Boole para reducir la ecuacion general:

 Conociendo que C+C’ = 1. se agrupan los miniterminos 1 y 3, con resultado: A’B’D

 Agrupando el resultado anterior con el termino 2 (A’B'(D+CD’)) y aplicando el teorema de absorción

se obtiene: A’B’C + A’B’D

 Conociendo que C+C’ = 1. se agrupan los miniterminos 5 y 7, con resultado: A’BD.

 Conociendo que C+C’ = 1. se agrupan los miniterminos 13 y 15, con resultado: ABD.
 Agrupando el resultado anterior con el minitermino 11 (AD(B+B’C)) y por el teorema de absorción
se obtiene: ABD + ACD.
De manera que tenemos la ecuación:

 Primo = A’B’C + A’B’D +A’BD + ABD + ACD

 Tomando los términos A’BD + ABD, A+A’ = 1, luego el resultado de la factorización es BD.

 Con el resultado anterior y el segundo termino de la ecuación, se aplica absorción (D(B+A’B’)), y

se obtiene: BD+A’D.

 Con los terminos A’D y ACD se aplica de nuevo absorción y se obtiene: A’D + CD.
Finalmente, se tiene la ecuacion reducida:

 Primo = A’B’C + BD + A’D + CD.

De allí se obtiene el diseño del circuito:

Factorizando y reduciendo por ley de Morgan, se obtiene la ecuación final:

 Primo = (A+B)’C +D(A’+B+C).

Y se diseña de esta manera:
Se puede ver que, a comparación del primer circuito, se emplean menos compuertas lógicas (de 10 a 7).
Para el primer circuito se emplean dos integrados AND, un OR y una NOT, para el segundo se usa una
NOT, una AND, una OR y una NOR, por lo que no reduce el numero de integrados (4), y requiere el
mismo gasto.

Además se pide diseñar unicamente con compuertas NAND, de tal manera que tomamos la ecuación:

 Primo = A’B’C + BD + A’D + CD.

 Empleamos el teorema de involución, y se niega dos veces toda la ecuación, y aplicando ley de
Morgan se obtiene la ecuación:

 Primo = ( (A’B’C)’ (BD)’ (A’D)’ (CD)’)’

De alli se obtiene el circuito:

Requiere de 13 compuertas NAND (Las compuertas NOT, se reemplazan por NAND con sus entradas
puenteadas).