Está en la página 1de 14

UNIVERSIDAD AUTÓNOMA DE

ZACATECAS.
FRANCISCO GARCÍA SALINAS

UNIDAD ACADÉMICA DE INGENIERÍA ELÉCTRICA.


MATERIA:
SITEMAS DIGITALES II
DOCENTE:
Remberto Sandoval Arechiga
CARRERA:
INGENIERÍA EN ROBÓTICA Y MECATRÓNICA

KEVIN HERNANDEZ ESPARZA 36171070

ZACATECAS; ZACATECAS A 03 DE SEPTIEMBRE DE


2019
Familias circuitos lógicos integrados
Una familia lógica es el conjunto de circuitos integrados (CI’s) los cuales pueden ser
interconectados entre si sin ningún tipo de Interfase o aditamento, es decir, una salida de
un CI puede conectarse directamente a la entrada de otro CI de una misma familia. Se
dice entonces que son compatibles.

Las familias pueden clasificarse en bipolares y MOS. podemos mencionar algunos


ejemplos. Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS,
NMOS, CMOS. Las tecnologías TTL (lógica transistor- transistor) y CMOS (metal oxido-
semiconductor complementario) son los más utilizadas en la fabricación de CI’s SSI (baja
escala de integración) y MSI (media escala de integración).

Familia Lógica RTL

Está compuesta por resistencias y transistores. Los elementos que desarrollan


la lógica serán transistores en combinación con resistencias (Resistor-
Transistor-Logic). Esta clase de circuitos integrados fue la primera que
proporcionó en el mercado componentes lógicos discretos a bajo costo con los
cuales se empezaron a implementar muchas funciones lógicas básicas.
Aunque todavía no había alguna "estandarización" llevada a cabo por las
empresas que iniciaron la fabricación de circuitos integrados RTL, por vez
primera se empezaron a fabricar muchos tipos de circuitos que además de
funciones lógicas básicas implementaban algunas funciones algo más
sofisticadas, como contadores binarios o registros de transferencia.
Funcionalidad
Si A = B =1, toda la corriente pasa por la base del transistor, dicho transistor
conduce, por lo que VCE=0, esto es 0 de salida. Si B=0, R2 queda conectada
a masa, si esta R2 es suficientemente pequeña, la IB por el transistor es baja y
dicho transistor estará en el corte, por lo que su IC=0, la VRC=0 y por tanto la
VCE=5V, esto es un nivel 1 de salida. Si A = B = 0 ocurre lo mismo que en el
caso anterior, resultando un nivel 1 de salida. Por lo tanto, la salida es 0 solo
cuando ambas entradas son 1 lo que corresponde a la función de la puerta
lógica

Ventajas de RTL
Poca área requerida para integración (alta densidad de empaquetamiento).
Baja disipación y costo

Desventajas de RTL
Bajo FAN-UOT
Bajos márgenes de ruidos

Familia Lógica DTL

Familia Lógica DTL está compuesta por diodos y transistores básicamente. La


función lógica es realizada por la combinación de diodos a la entrada y
el transistor inversor a la salida, de ahí su nombre (Diodo, Transistor, Lógica).
Funcionalidad de las DTL
Cuando cualquiera de sus entradas está en nivel bajo el transistor de salida
pasa al corte y la tensión de su colector pasa a nivel alto. Sólo cuando todas
las entradas están a nivel alto, conducirá el transistor y la tensión de su
colector será baja. Esta puerta realiza la función NAND en lógica positiva, y la
NOR en lógica negativa.

Ventajas de las DTL


Buena flexibilidad lógica
Compatibilidad de niveles lógicos con TTL
Baja generación de ruidos
Buen fan-out
Disipación media de potencia 12 mW

Desventajas de las DTL


Relativamente baja velocidad por su alta impedancia de salida a nivel alto
entre 30 y 50 ns. Umbrales dependientes de la temperatura en mayor grado
que en otras familias. Alta impedancia de salida a nivel alto y en consecuencia
baja inmunidad al ruido.

Compuertas TTL

Compuerta TTL. Sigla en inglés de


transistor-transistor logic, es decir, "lógica
transistor a transistor". Es una familia lógica
o lo que es lo mismo, una tecnología de
construcción de circuitos electrónicos
digitales. En los componentes fabricados
con tecnología TTL los elementos de
entrada y salida del dispositivo son
transistores bipolares.

(Cuatro compuertas AND de dos entradas.)


Aplicaciones
Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y
otros.
Memorias RAM
Memorias PROM
PAL, Programmable Array Logic, consistente en una PROM que interconecta
las entradas y cierto número de puertas lógicas.

Familia Lógica ECL


La familia ECL, Lógica Acoplada en Emisor (emmiter-coupled logic) son unos
circuitos integrados digitales los cuales usan transistores bipolares, pero a
diferencia de los TTL en los ECL se evita la saturación de los transistores, esto
da lugar a un incremento en la velocidad total de conmutación. La familia ECL
opera bajo el principio de la conmutación de corriente, por el cual una corriente
de polarización fija menor que la corriente del colector de saturación es
conmutada del colector de un transistor al otro. Este tipo de configuraciones se
les conoce también como la lógica de modo de corriente (CML; current-mode
logic).

Ventajas de la familia ECL


Son los circuitos más veloces y pueden alcanzar tiempos de demora de hasta
1ns.
No existen picos de corrientes en los transistores como sucede en la familia
lógica TTL.
Se dispone de salidas complementadas, lo que le brinda mayor versatilidad.
El nivel de 1 lógica es prácticamente independiente del factor de carga.
Buen factor de carga N= 15

Desventajas de la familia ECL


Pequeños valores de los márgenes de ruidos.
Altos valores de potencia del orden de 40 mW.
No son compatibles con los circuitos TTL.
Ocupan gran área en los circuitos integrados
Puerta OR/NOR de dos entradas y su representación esquemática, en una familia
ECL

Familia Lógica HTL

La familia Lógica HTL (High Treshold-Logic, Lógica de alto umbral) es una


tecnología desarrollada a partir de la tecnología de la Familia Lógica DTL,
creada para evitar básicamente a las interferencias producidas por el ambiente
exterior al circuito, que ocasionan el ruido.

Funcionalidad de las DTL


Su funcionamiento análogo a las DTL, introduciendo un diodo zener
en lugar del diodo convencional utilizado para las puertas DTL, para
crear un gran desplazamiento entre los estados de voltaje
lógicos 1 y 0. Su esencia es la inmunidad al ruido. La
tensión Zener de este diodo (5v, por ejemplo)
proporciona la mayor inmunidad contra el ruido.
Además, el cátodo del diodo Zener puede ser
accesible externamente y conectando entre él y la
salida un condensador externo puede aumentar el
tiempo de propagación e incrementar la inmunidad
contra el ruido A.C.
Aplicación
La familia HTL (Lógica de Alto Umbral), tiene aplicaciones industriales, donde
se trabajar en entornos ruidosos. Útil en ambientes con mucha interferencia
electromagnética.

Lógica de Inyección Integrada (ILL)


Lógica de Inyección Integrada. Conocida en inglés como Integrated Injection
Logic (IIL, I2L o I2L), es una familia de circuitos digitales construidos con
transistores de juntura bipolar de colector múltiple (BJT).

Ventajas y desventajas de los


I²L
La ventaja fundamental de los circuitos I²L
en comparación con otras familias bipolares
es la pequeña área de silicio que ocupa en el
circuito integrado debido a la compacta
estructura que presenta su celda básica.

Baja potencia de disipación. Esta potencia


es proporcional a la corriente promedio Icc
inyectada por la fuente de alimentación al
circuito integrado.

Sí se elige adecuadamente el valor de la


resistencia RX se pueden bajar los tiempos
de conmutación, así como reducir los valores
de potencia disipada.

La velocidad de los circuitos I²L, aunque no alcanza las velocidades de los


circuitos ECL o Schottky TTL, no es de las peores.

Del funcionamiento de los circuitos I²L se puede apreciar que los niveles
lógicos internos al circuito integrado corresponderán a Vce(sat) y Vbe, es decir,
0,1 y 0,7 aproximadamente. Por esto, los márgenes de ruido son pequeños
comparados con otras familias lógicas. La tecnología IIL fue desplazada finalmente por
la tecnología de los transistores MOS.
CMOS

El semiconductor complementario de óxido


metálico o complementary metal-oxide-
semiconductor CMOS es una de las familias
lógicas empleadas en la fabricación de
circuitos integrados.

Su principal característica consiste en la


utilización conjunta de transistores de tipo
pMOS y tipo nMOS configurados de forma tal
que, en estado de reposo, el consumo de
energía es únicamente el debido a las corrientes parásitas, colocado en la
placa base.

En la actualidad, la mayoría de los circuitos integrados que se fabrican utilizan


la tecnología CMOS. Esto incluye microprocesadores, memorias, procesadores
digitales de señales y muchos otros tipos de circuitos integrados digitales cuyo
consumo es considerablemente bajo.

Ventajas e inconvenientes
La familia lógica tiene una serie de ventajas que la hacen superior a otras en la
fabricación de circuitos integrados digitales:

El bajo consumo de potencia estática, gracias a la alta impedancia de entrada


de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito
CMOS sólo experimentará corrientes parásitas. Esto es debido a que en
ninguno de los dos estados lógicos existe un camino directo entre la fuente de
alimentación y el terminal de tierra, o lo que es lo mismo, uno de los dos
transistores que forman el inversor CMOS básico se encuentra en la región de
corte en estado estacionario.
Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a
ruido o degradación de señal debido a la impedancia del metal de
interconexión.

Los circuitos CMOS son sencillos de diseñar.

La tecnología de fabricación está muy desarrollada, y es posible conseguir


densidades de integración muy altas a un precio mucho menor que otras
tecnologías.
Inconvenientes

Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que


estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de
los circuitos CMOS es comparativamente menor que la de otras familias
lógicas.
Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en
la estructura CMOS que entra en conducción cuando la salida supera la
alimentación. Esto se produce con relativa facilidad debido a la componente
inductiva de la red de alimentación de los circuitos integrados. El latch-up
produce un camino de baja resistencia a la corriente de alimentación que
acarrea la destrucción del dispositivo. Siguiendo las técnicas de diseño
adecuadas este riesgo es prácticamente nulo. Generalmente es suficiente con
espaciar contactos de sustrato y pozos de difusión con suficiente regularidad,
para asegurarse de que está sólidamente conectado a masa o alimentación.
Según se va reduciendo el tamaño de los transistores, las corrientes parásitas
empiezan a ser comparables a las corrientes dinámicas (debidas a la
conmutación de los dispositivos).

Problemas
Hay tres problemas principales relacionados con la tecnología CMOS, aunque
no son exclusivos de ella.

Sensibilidad a las cargas estáticas

Latch-up

Consiste en la existencia de un tiristor parásito en la estructura cmos que se


dispara cuando la salida supera la alimentación El Latch-Up produce un
camino de baja resistencia a la corriente de alimentación, de modo que, si no
se ha previsto, acarrea la destrucción del dispositivo. Las últimas tecnologías
se anuncian como inmunes al latch-up.

Resistencia a la radiación

El comportamiento de la estructura MOS es sumamente sensible a la


existencia de cargas atrapadas en el óxido. Una partícula alfa o beta que
atraviese un chip CMOS puede dejar cargas a su paso, cambiando la tensión
umbral de los transistores y deteriorando o inutilizando el dispositivo. Por ello
existen circuitos "endurecidos" (Hardened), fabricados habitualmente en silicio
sobre aislante (SOI).
NMOS y PMOS (Compuertas CMOS o MOS
Complementarias)

Metal-Oxide Semiconductor), el término complementario se refiere a la


utilización de dos tipos de transistores en el circuito de salida, en una
configuración similar a la tótem-pole de la familia TTL. Se usan conjuntamente
MOSFET (MOS Field-Effect transistor, transistor de efecto campo MOS) de
canal n (NMOS) y de canal p (PMOS) en el mismo circuito, para obtener varias
ventajas sobre las familias P-MOS y N-MOS. La tecnología CMOS es ahora la
dominante debido a que es más rápida y consume aún menos potencia que las
otras familias MOS. Estas ventajas son opacadas un poco por la elevada
complejidad del proceso de fabricación del CI y una menor densidad de
integración. De este modo, los CMOS todavía no pueden competir con MOS
en aplicaciones que requieren lo último en LSI.

Diferencias entre las familias CMOS y TTL


Las diferencias más importantes entre ambas familias son: a) En la fabricación
de los circuitos integrados se usan transistores bipolares par el TTL y
transistores MOSFET para la tecnología CMOS b) Los CMOS requieren de
mucho menos espacio (área en el CI) debido a lo compacto de los transistores
MOSFET. Además, debido a su alta densidad de integración, los CMOS están
superando a los CI bipolares en el área de integración a gran escala, en LSI -
memorias grandes, CI de calculadora, microprocesadores-, así como VLSI. c)
Los circuitos integrados CMOS es de menor consumo de potencia que los TTL.
d) Los CMOS son más lentos en cuanto a velocidad de operación que los TTL.
e) Los CMOS tienen una mayor inmunidad al ruido que los TTL. f) Los CMOS
presenta un mayor intervalo de voltaje y un factor de carga más elevado que
los TTL. En resumen, podemos decir que: TTL: diseñada para una alta
velocidad. CMOS: diseñada para un bajo consumo. Actualmente dentro de
estas dos familias se han creado otras, que intentan conseguir lo mejor de
ambas: un bajo consumo y una alta velocidad. La familia lógica ECL se
encuentra a caballo entre la TTL y la CMOS. Esta familia nació como un
intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en
raras ocasiones es empleada.
Ventajas de CMOS sobre las TTL
La lógica CMOS ha emprendido un crecimiento constante en el área de la MSI,
principalmente a expensas de la TTL, con la que compite directamente. El
proceso de fabricación de CMOS es más simple que el TTL y tiene una mayor
densidad de integración, lo que permite que se tengan más circuitos en un
área determinada de sustrato y reduce el costo por función. La gran ventaja de
los CMOS es que utilizan solamente una fracción de la potencia que se
necesita para la serie TTL de baja potencia (74L00), adaptándose de una
forma ideal a aplicaciones que utilizan la potencia de una batería o con soporte
en una batería. El inconveniente de la familia CMOS es que es más lenta que
la familia TTL, aunque la nueva serie CMOS de alta velocidad "HCMOS"
(SERIES HC y HCT), que vio la luz en 1983, puede competir con las series
bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con
un consumo menor, con las series 74 y 74LS.

CARACTERÍSTICAS GENERALES

NIVELES LÓGICOS
Para que un CI TTL opere adecuadamente, el fabricante especifica que una
entrada baja varíe de 0 a 0.8V y una alta varíe de 2 a 5V. La región que está
comprendida entre 0.8 y 2V se le denomina región prohibida o de incertidumbre y
cualquier entrada en este rango daría resultados impredecibles.
Los rangos de salidas esperados varían normalmente entre 0 y 0.4V para una
salida baja y de 2.4 a 5V para una salida alta.
La diferencia entre los niveles de entrada y salida (2-2.4V y 0.8-0.4V) es
proporcionarle al dispositivo inmunidad al ruido que se define como la
insensibilidad del circuito digital a señales eléctricas no deseadas.
Para los CI CMOS una entrada baja puede variar de 0 a 3V y una alta de 7 a 10V
(dependiendo del tipo de CI CMOS). Para las salidas los CI toman valores muy
cercanos a los de VCC Y GND (Alrededor de los 0.05V de diferencia).
Este amplio margen entre los niveles de entrada y salida ofrece una inmunidad al
ruido mucho mayor que la de los CI TTL.
VELOCIDAD DE OPERACIÓN
Cuando se presenta un cambio de estado en la entrada de un dispositivo digital,
debido a su circuitería interna, este se demora un cierto tiempo antes de dar una
respuesta a la salida. A este tiempo se le denomina retardo de propagación. Este
retardo puede ser distinto en la transición de alto a bajo (H-L) y de bajo a alto (L-
H).
La familia TTL se caracteriza por su alta velocidad (bajo retardo de propagación)
mientras que la familia CMOS es de baja velocidad, sin embargo, la subfamilia de
CI CMOS HC de alta velocidad reduce considerablemente los retardos de
propagación.
FAN-OUT O ABANICO DE SALIDA
Al interconectar dos dispositivos TTL (un excitador que proporciona la señal de
entrada a una carga) fluye una corriente convencional entre ellos.
Cuando hay una salida baja en el excitador, este absorbe la corriente de la carga y
cuando hay una salida alta en el excitador, la suministra. En este caso la corriente
de absorción es mucho mayor a la corriente de suministro.
Estas corrientes determinan el fan-out que se puede definir como la cantidad de
entradas que se pueden conectar a una sola salida, que para los CI’s TTL es de
aproximadamente de 10. Los CI’s CMOS poseen corrientes de absorción y de
suministro muy similares y su fan-out es mucho más amplio que la de los CI’s TTL.
Aproximadamente 50.
AND
La puerta AND o compuerta AND es una puerta lógica digital que implementa la
conjunción lógica, se comporta de acuerdo a la tabla de verdad mostrada a la
derecha; esta tendrá una salida ALTA (1), únicamente cuando los valores de
ambas entradas sean ALTOS. Si alguna de estas entradas no es ALTA, entonces
tendrá un valor de salida BAJA (0). Desde el punto de vista funcional, la puerta
AND es un multiplicador pues su salida es el producto de sus entradas.1
Adicionalmente, encuentra el mínimo entre dos dígitos binarios, así como la puerta
OR encuentra el máximo. La puerta AND puede usarse como inhibidor. los datos
que llegan a una de las entradas (A) se transmiten a la salida (C) mientras la otra
entrada (B) reciba 1 (VDD) si esta entrada es 0 (GND) la salida en (C) es 0
independientemente de la señal en (A). Para que el bit inhibidor (b) se active con 1
(VDD) en lugar de con 0, sería necesario añadir una puerta NOT en dicha entrada.

INPUT OUTPUT
A B A AND B
0 0 0
0 1 0
1 0 0
1 1 1

OR
La puerta OR o compuerta OR es una puerta lógica digital que implementa
la disyunción lógica, se comporta de acuerdo a la tabla de verdad mostrada a la
derecha. Cuando todas sus entradas están en 0 (cero) o en BAJA, su salida está
en 0 o en BAJA, mientras que cuando al menos una o ambas entradas están en 1
o en ALTA, su SALIDA va a estar en 1 o en ALTA. En otro sentido, la función de la
compuerta OR efectivamente encuentra el máximo entre dos dígitos binarios, así
como la función AND encuentra el mínimo.
Se puede ver claramente que la salida X solamente es "0" (0 lógico, nivel bajo)
cuando la entrada A como la entrada B están en "0". En otras palabras, la salida X
es igual a 0 cuando la entrada A y la entrada B son 0.
INPUT OUTPUT

A B A OR B

0 0 0

0 1 1

1 0 1

1 1 1

NOT
En lógica digital, un inversor, puerta NOT o compuerta NOT es una puerta
lógica que implementa la negación lógica. A la derecha se muestra la tabla de
verdad. Siempre que su entrada está en 0 (cero) o en BAJA, su salida está en 1 o
en ALTA, mientras que cuando su entrada está en 1 o en ALTA, su SALIDA va a
estar en 0 o en BAJA.
La función física del inversor, es la de cambiar en su salida el nivel del voltaje de
su entrada entre los definidos como lógico ALTO Y lógico BAJO.

INPUT OUTPUT
A NOT A
0 1
1 0