TECSUP – PFR Electrónica Digital

UNIDAD V

FLIP-FLOPS

Los dispositivos biestables poseen dos estados de estables, denominados SET

(activación) y RESET (desactivación), en los cuales se pueden mantener
indefinidamente, por lo que estos dispositivos son muy adecuados como elementos de
almacenamiento. La diferencia básica entre latches y Flip-Flops es la manera en que
cambian de un estado a otro.

1. LATCHES

El Latch (cerrojo) es un dispositivo de almacenamiento de dos estados, que se

suele agrupar en una categoría diferente a la de los flip-flops. Un Latch es un
tipo de multivibrador biestable, debido a que presenta realimentación (feedback)
regenerativa característica de todos los multivibradores. Se muestran a
continuación dos ejemplos.

Para estos Latchs las entradas son los terminales “ S “ Set y “ R “ Reset y las
salidas “ Q “ y “ Q’ “ . Podemos describir su funcionamiento de acuerdo a la
siguiente tabla que nos muestra su funcionamiento para el caso (b):

47
Electrónica Digital TECSUP – PFR

Los símbolos lógicos para los casos (a) y (b) se muestran en las figuras

Se le añade al circuito básico del Latch un terminal más denominado, entrada de

habilitación; la salida Q será controlada por los terminales R y S, mientras la
entrada de habilitación ( EN , enable ) este a nivel alto , si esto no sucede el
Latch no cambia de estado hasta que la entrada EN este activa . El Diagrama y
Símbolo lógicos se muestran a continuación.

Existe otro Latch con entrada de habilitación que se denomina Latch D, se

diferencia del Latch S-R en que sólo tiene una entrada además del de
habilitación. En este tipo la salida Q es igual a la entrada D cuando la entrada de
habilitación EN está a nivel alto.

48
TECSUP – PFR Electrónica Digital

Un ejemplo de CI Latch D con entradas de habilitación es el 7475, este

dispositivo esta compuesto por cuatro latches, observe que cada entrada de
habilitación EN activa a nivel alto esta compartida por dos latches y se designa
por entrada de control ( E0-1 y E 2-3 ) . La X en la tabla de verdad designa una
condición indiferente. En este caso, cuando la entrada EN está a nivel bajo, da
lo mismo el valor que tenga la entrada D, ya que las salidas no se ven afectadas
y permanecen en los estados en que se encontraban.

2. DISPARO DE FLIP-FLOPS POR FLANCOS

49
Electrónica Digital TECSUP – PFR

Los Flip-Flops son dispositivos biestables síncronos. Esto significa que los
cambios en la salida se producen sincronizadamente con los pulsos de control en
la entrada de reloj.

Un Flip-Flop disparado por flanco cambia de estado con el flanco positivo ( flanco
de subida ) o con el flanco negativo ( flanco de bajada ) del impulso de reloj y es
sensible a sus entradas sólo en esta transición del reloj.

A continuación mostraremos los símbolos lógicos y las tablas de verdad de tres

tipos : S-R, D y JK . Nótese que estos se pueden disparar por flanco positivo (
No hay circulo en la entrada C ) o por flanco negativo ( Hay un circulo en la
entrada C ) , la entrada C es la entrada de reloj.

50
TECSUP – PFR Electrónica Digital

51
Electrónica Digital TECSUP – PFR

La mayoría de los circuitos integrados Flip-Flops tienen también entradas

asíncronas. Estas son entradas que pueden variar el estado del Flip-Flop
independientemente del reloj. Generalmente recibe el nombre de Inicialización
o Preset (PRE) y Borrado o Clear (CLR). Un nivel activo en la entrada de
Preset pone a SET el dispositivo, y un nivel activo en la entrada de Clear lo pone
en estado de RESET

Como ejemplo de CI tenemos al 7474, este dispositivo contiene dos flip-flops

idénticos pero que son independientes uno del otro, excepto que comparten Vcc
y Tierra. Estos son disparados por flanco positivo y disponen de las entradas
asíncronas de Preset y Clear activadas a nivel bajo.

Tenemos también al CI 7476 , presenta dos flip-flops pero disparados por flanco
negativo, con entradas de Preset y Clear activadas con nivel bajo.

52
TECSUP – PFR Electrónica Digital

3. TIPO MAESTRO – ESCLAVO

Dos de los tipos fundamentales de los flip-flops maestro-esclavo, son los

disparados por pulso (pulse- triggered) y los flip-flops con estradas de datos
aisladas ( data lock-out ). En ambos casos los datos se introducen en el flip-flop
con el flanco anterior del impulso del reloj, pero la salida no refleja el estado de
la entrada hasta que llega el flanco posterior. Otra característica más entre
ambos tipos es que el disparado por pulso no permite variar los datos mientras el
impulso del reloj se encuentre activo, mientras que el de tipo con entrada de
datos aislada no posee esta restricción.

A continuación mostramos su símbolo lógico y su tabla de verdad.

Un CI del tipo maestro-esclavo es el 74107, el cual es disparado con flanco

negativo y sólo presenta el control asíncrono de Clear.

53
Electrónica Digital TECSUP – PFR

4. CARACTERÍSTICAS DE OPERACIÓN

Es necesario conocer las características de funcionamiento de estos dispositivos,

a continuación nombramos las más importantes.

RETARDO DE PROPAGACION.- Se define como el intervalo de tiempo requerido

para que se produzca un cambio en la salida una vez que se ha aplicado una
señal en la entrada, como ejemplo mostramos a continuación el retardo de
propagación entra la señal de reloj y la salida (a), y la de las entradas asíncronas
y la salida (b).

(a)

(b)

TIEMPO DE SET-UP ( Establecimiento ).- ( ts ) Es el intervalo mínimo de tiempo

que los niveles lógicos deben de mantenerse constantes en las entradas antes de
que llegue el flanco de disparo del impulso de reloj, de modo que dichos niveles
sincronicen correctamente en el flip-flop. Se muestra como ejemplo este caso
para un flip-flop tipo D.

54
TECSUP – PFR Electrónica Digital

TIEMPO DE HOLD ( Mantenimiento ).- ( th ) Es el intervalo mínimo de tiempo

que los niveles lógicos deben de mantenerse constantes en las entradas después
de que haya pasado el flanco de disparo del impulso del reloj, de modo que
dichos niveles sincronicen correctamente en el flip-flop. Para el caso de un flip-
flop tipo D.

FRECUENCIA MAXIMA DEL RELOJ.- ( f max ) Es la mayor velocidad a ala que se

puede disparar al flip-flop de manera fiable. Para frecuencias de reloj superiores
a la máxima, el dispositivo puede ser incapaz de responder lo suficientemente
rápido.

ANCHURA DE IMPULSOS.- ( tw ) Este parámetro es especificado por los

fabricantes para la entrada del reloj, Preset y Clear .

5. APLICACIONES

División de Frecuencia.- Una de las aplicaciones más comunes de los flip-flops es

el de divisor de frecuencia, con un factor de división de 2 n donde n representa el
número de flip-flops usados.
Implementaremos el siguiente circuito y observaremos las formas de las señales
para el reloj (CLK), la salida QA y QB

Usaremos un flip-flop del tipo JK con disparo en el flanco Negativo y con entrada
asíncrona de SET (para usar esta entrada, la conectaremos a fuente para
desactivarla ), el esquema de sus terminales físicos se muestra a continuación y
corresponde al CI 74113

55
Electrónica Digital TECSUP – PFR

Implementaremos el siguiente circuito lógico usando el CI 74113:

La simulación de su implementación física la presentamos a continuación, Se

sugiere al estudiante realizar la implementación con el programa de simulación y
luego compara el resultado del diagrama de tiempos con los resultados
mostrados a continuación.

56
TECSUP – PFR Electrónica Digital

Nótese que las salidas de los dos flip-flops QA y QB cambian en los flancos de
bajada de la señal de reloj, como el mostrado al inicio con una flecha. Y que
efectivamente para QA la duración de la señal es el doble del de la señal de
reloj y para QB la duración es el doble del tiempo de QA y el cuádruple del de la
señal de reloj:

Para QA : 21=2 un flip-flop

Para QB: 22=4 dos flip-flops

Contadores.- Otra de las aplicaciones es la implementación de contadores

binarios. Usaremos nuevamente flip-flops JK para la implementación del siguiente
circuito lógico y lo simularemos usando el modelo del CI 74113 y el programa
simulador.

Este es un circuito contador binario de cero a siete, lo cual se hará evidente

cuando visualicemos el diagrama de tiempos.

57
Electrónica Digital TECSUP – PFR

Para esta implementación estamos usando tres flip-flops por tanto la cuenta
llegará hasta 2 n donde “n” toma el valor de 3.

El diagrama de tiempos es :

Nótese que la cuenta empieza con el primer flanco de bajada de la señal de reloj.

58