Sistemas Digitales

y Compuertas
Universidad Arturo Jaureche
Ingeniería Informática
Docentes:
Coordinador: Ing. Jorge Osio
 Circuitos Integrados
• Las compuertas no se fabrican ni se venden individualmente. Se venden en
unidades llamadas circuitos integrados. Integrate Circuits o chips.

Organización y Arquitectura de Computadores 2

Clasificación de los circuitos Integrados
según la escala de integración

• Los chips pueden dividirse en tres grandes ramas.

• Circuito SSI: Small Scale Integrate.(1- 10 compuertas)
• Circuito MSI: Medium Scale Integrate (10 a 100
compuertas)
• Ciruito LSI: Large Scale Integrate (100 a 100000)
• Circuito VLSI: Very Large Scale Integrate >100000

Organización y Arquitectura de Computadores 3

Lógica combinacional
• Hasta el momento se han utilizado las compuertas de forma
sencilla analizando sus conceptos y funcionamiento.
• A medida que se avanza en la dificultad será necesario
conectar compuertas entre si con la intención de generar una
salida determinada para diferentes combinaciones de la
variable de entrada.

Organización y Arquitectura de Computadores 4

Logica combinacional
• Los circuitos que cumplen estas características se califica n
como lógica combinacional.
• En la lógica combinacional la salida depende siempre del
estado de las entradas.
• Estudiaremos los siguientes circuitos lógicos
-Comparadores
-Decodificadores
-Codificadores
-Multiplexores
-Demultiplexores

Organización y Arquitectura de Computadores 5

 Comparadores

• La función básica de un comparador consiste en comparar las magnitudes de

dos números binarios para determinar su relación.
• De forma mas intuitiva un comparador determina si dos números son iguales
o diferentes.
• Un comparador básico que vimos es la compuerta Or exclusiva.

Organización y Arquitectura de Computadores 6

Comparadores
• Pasemos a un comparador de dos bits.

• ¿Que podemos colocar a la salida para que el circuito quede

funcional?.

Organización y Arquitectura de Computadores 7

Comparadores
• Como podemos unificar los resultados.

• Diagrama comparador de 2 bits

Organización y Arquitectura de Computadores 8

 Decodificadores
● La función de un decodificador es detectar la
presencia de una determinada combinación de
bits los cuales generalmente representan un
código
● Cuando el decodificador detecta la presencia
de este código genera una señal indicadora a la
salida.
● En términos mas generales un decodificador
puede tener n entradas y puede representar en
una de las salida la presencia de un código
Organización y Arquitectura de Computadores 9
 Decodificador Binario Básico

• Supongamos que queremos determinar cuando aparece el

numero binario 1001 en la entrada de un circuito digital.
• Para solucionar podemos pensar en una compuerta AND que
produce una salida de nivel alto solo cuando todas sus entradas
son uno.
• Esto quiere decir que solo tenemos que asegurarnos que todas
las entradas sean uno para el numero 1001.
• EL siguiente circuito nos permite conseguir este resultado.

Organización y Arquitectura de Computadores 10

Decodificador Binario Básico

Organización y Arquitectura de Computadores 11

Ejemplo de uso del decodificador
● Imaginemos una memoria de 8 Chips, el
chip cero tiene las direcciones de 0 a 1MB, el
chip dos de 1 a 2 MB, .... 7 a 8MB.
● Cuando se presenta una dirección a la
memoria los tres bits de orden mas alto
sirven para seleccionar uno de los 8 Chips.

Organización y Arquitectura de Computadores 12

Circuito decodificador para la
selección de chips de memoria.
- Utilizando el siguiente
circuito donde los tres
bits son representados
por A, B, C y analizando
las salidas solo una de
las 8 salidas puede
estar en uno a la vez.
- De esta forma cada
una de las salidas
habilita un chip de
memoria.
Organización y Arquitectura de Computadores 13
Ejemplo 2 de Decodificador
•Mediante el lenguaje de maquina y utilizando
instrucciones podemos indicarle a la
computadora que operaciones puede realizar.
•Las instrucciones están indicadas en binario.
•Para que la computadora ejecute las operaciones
estos códigos deben ser Decodificados.
•La decodificación de instrucciones es una de las
tareas que realiza la unidad de control del
procesador.

Organización y Arquitectura de Computadores 14

 Codificador
•Circuito lógico combinacional que realiza exactamente
la función inversa del decodificador.
•Un codificador permite que se introduzca en sus
entradas un nivel alto que representa un Dígito
• Se puede pensar en un programa ensamblador como
un codificador de Software ya que interpreta las
instrucciones nemónicas (ej, ADD, MOV) con las que se
ha redactado un programa y lleva a cabo la codificación
necesaria para convertir cada nemónico en una
instrucción de código de maquina binario(0 y 1).

Organización y Arquitectura de Computadores 15

Multiplexores.

● Un multiplexor es un circuito que permite

dirigir la información digital procedente de
diversas fuentes a una única línea para ser
transmitida a través ella a un destino común
● EL multiplexor básico posee varias líneas de
entrada de datos y una única línea de salida.
● Los multiplexores también son conocidos
como selectores de datos.

Organización y Arquitectura de Computadores 16

Multiplexor
● Multiplexor básico
de 8 bits
●Símbolo:

Organización y Arquitectura de Computadores 17

Ejemplo: Multiplexor

• Un Bus es una ruta interna por la que son

enviados señales eléctricas (Datos) de una parte a
otra de la computadora.
• Un bus compartido es aquel que esta conectado
a varios bloques de un sistema.
• Un bus compartido puede contener dispositivos
de memoria y de entrada/salida a los que pueden
acceder los procesadores del sistema.
• El acceso al bus compartido es controlado
mediante un arbitraje de bus, un tipo especial de
multiplexor.

Organización y Arquitectura de Computadores 18

Demultiplexores
•Un demultiplexor básicamente realiza la
función contraria del multiplexor.
•Toma datos de una línea y las distribuye a un
determinado numero de salidas.
•Conocido también como distribuidor de
datos.

Organización y Arquitectura de Computadores 19

Demultiplexor de una línea a Cuatro
líneas

Organización y Arquitectura de Computadores 20

Generadores Comprobadores de paridad
• Cuando se transfieren datos digitales de
un punto a otro en un sistema digital o
cuando se transmiten códigos de un
sistema a otro se pueden producir errores.
• Estos errores se manifiestan mediante
cambios indeseados en los bits que
conforman la información codificada.

Organización y Arquitectura de Computadores 21

 Comprobador de paridad
• Para determinar la paridad de un dato se cuenta
la cantidad de unos que tiene dicho dato:
• Si la cantidad es par, el bit de paridad se pone en
estado cero
• Si la cantidad es impar, el bit de paridad se pone en
uno.
Ejemplo: _1010101
Este dato de 8 bits tiene 4 unos, por lo que el bit de
paridad se pondrá en cero quedando: 01010101

Organización y Arquitectura de Computadores 22

Semi-sumador

Organización y Arquitectura de Computadores 23

Sumador Completo

Organización y Arquitectura de Computadores 24

 Unidad Aritmético Lógica
● La Unidad Aritmética Lógica , es la parte del procesador que se
encarga de realizar las operaciones aritméticas y lógicas
● El resto de los elementos del computador tienen como tarea
proveer datos a al procesador y mas específicamente a la ALU.
● La Unidad Aritmético Lógica como el resto de los componentes
digitales del computador tienen su fundamento en los
dispositivos básicos que hemos estudiado hasta el momento.

Organización y Arquitectura de Computadores 25

 Composición de la ALU
● Una Unidad Aritmética Lógica debe calcular por lo menos las cuatro
operaciones lógicas que hemos estudiado hasta el momento.
AND; OR, NOT, y +(Suma Aritmética).
● Por lo general una ALU para procesar palabras de n bits se construye con “n
circuitos” idénticos (escalabilidad) para las posiciones de bits individuales.
● A continuación presentamos un circuito para un bit y analizaremos su
funcionamiento para las cuatro operaciones que se han descrito hasta el
momento .

Organización y Arquitectura de Computadores 26

ALU de 1 Bit

Organización y Arquitectura de Computadores 27

 La ALU por Dentro
• Las cuatro operaciones se pueden seleccionar
mediante las líneas de entrada de selección: F0 y
F1.
• Las dos líneas de selección entran a un
decodificador de dos a 4 bits.
• Como se estudió antes solo una de estas líneas
estará habilitadas para cada combinación de
entrada

Organización y Arquitectura de Computadores 28

 La ALU por Dentro
• Esta parte del circuito tiene la lógica necesaria para realizar las
cuatro operaciones descriptas hasta el momento.
• Solo uno de estos resultados pasará a la compuerta OR de la
salida dependiendo de las señales de habilitación.

Organización y Arquitectura de Computadores 29

 La ALU por dentro

• Además de permitir usar A y B como entradas es

posible obtener que las dos sean cero habilitando ENA
y ENB.
• También es posible obtener A negada activando INVA.
• Veremos usos para estas tres habilitaciones mas
adelante. En condiciones normales ENA=1, ENB=1,
INVA=0.
Organización y Arquitectura de Computadores 30
Alu por dentro
• Este circuito corresponde a un
sumador completo. Es está
encargado de calcular la suma
entre A y B e incluye manejo de
acarreos de entrada y de salida.
• Como se indico antes, es común
utilizar combinación de estos
circuitos para palabras de n bits.
• Estas combinaciones permiten
construir una alu de mas bits.

Organización y Arquitectura de Computadores 31

 ALU de 8 bits

●Una ALU formada por 8 ALUs de un Bit.

● La señal INC es útil en operaciones de suma, si
está presente, incrementa, (Suma 1), el
resultado lo que permite calcular sumas como:
A+1 y A+B+1.
● Para simplificar el dibujo no se dibujan las
líneas de habilitación.

Organización y Arquitectura de Computadores 32

 Relojes

• La lógica combinacional toma mucho mas utilidad cuando se

combina de manera secuencial.
• Para combinar secuencialmente varios circuitos una operación
debe preceder a otro circuito en operaciones y resultados.
• En otras ocasiones es necesario que dos o mas circuitos realicen
operaciones simultáneamente.
• Para que los diseñadores de circuitos puedan establecer
relaciones temporales requeridas la mayoría de los circuitos
digitales emplean relojes.
• En este contexto un reloj es un circuito que emite una serie de
pulsos, con un ancho de pulso uniforme.
• El periodo entre dos flancos (de Subida) consecutivos se
denomina tiempo de reloj, o periodo de reloj.
Organización y Arquitectura de Computadores 33
Flip Flop y Dispositivos Relacionados
•Para Crear una memoria de un bit es
necesario un circuito que pueda recordar los
estados anteriores de sus valores de
entrada.
• Existen varias formas de crear estos
circuitos con las compuertas que se han
estudiado hasta el momento.

Organización y Arquitectura de Computadores 34

LATCHES(Cerrojos) y Flip-Flop
● El latch es un dispositivo de almacenamiento temporal
bies-table(Dos estados). Generalmente se agrupa en una
categoría diferente a las de los Flip-Flop.
● Los Flip-Flop, son también dispositivos de dos estados
que pueden permanecer en cualquiera de
sus dos estados. Esta capacidad se debe a la
alimentación de cada una de las salidas a la entrada
opuesta.
● La diferencia principal entre estos dos tipos de
dispositivos es el método que se utiliza para cambiarles
el estado.
Organización y Arquitectura de Computadores 35
LATCH 𝑺-𝑹 (Set-Reset)
● Dispositivo Lógico biestable (Dos estados).
●Un latch SR con entradas activas en nivel bajo
esta formado por dos compuertas NAND.

Organización y Arquitectura de Computadores 36

LATCH 𝑺-𝑹 (Set-Reset)
● Para explicar el funcionamiento del latch utilizaremos
el latch Activado en nivel bajo(Compuertas NAND)
● Utilizando la equivalencia entre circuitos dibujaremos
nuevamente el LATCH.
● Re-dibujamos el circuito para entender mejor su
funcionamiento

Organización y Arquitectura de Computadores 37

LATCH 𝑺-𝑹 (Set-Reset)

● El latch tiene dos entradas S negada y R

negada y dos salidas Q y Q’.
● La operación SET implica colocarlo en 1 y la
operación RESET colocarlo en 0.
● A diferencia de los circuitos combinacionales
las salidas no dependen únicamente de las
entradas

Organización y Arquitectura de Computadores 38

LATCH 𝑺-𝑹 (Set-Reset)
•Colocar el latch en (1) SET
• Estado inicial RESET(Q=0)

Organización y Arquitectura de Computadores 39

LATCH 𝑺-𝑹 (Set-Reset)

● Colocar el latch en (1) SET

● Estado inicial SET(Q=1)

Organización y Arquitectura de Computadores 40

LATCH 𝑺-𝑹 (Set-Reset)
● Colocar el latch en (0) RESET
● Estado inicial SET(Q=1)

Organización y Arquitectura de Computadores 41

LATCH 𝑺-𝑹 (Set-Reset)
•Condición de salida no valida
• Ambas entradas reciben un nivel bajo

Organización y Arquitectura de Computadores 42

LATCH 𝑺-𝑹 (Set-Reset)

• Condición de no cambio
• Ambas entradas en 1

Organización y Arquitectura de Computadores 43

LATCH 𝑺-𝑹 (Set-Reset)
● El estado invalido es uno de los
problemas de los latch S-R
Entradas Salidas Descripción
S’ R’ Q Q’
1 1 NC NC Q No cambia

0 1 1 0 Latch en 1 (set)

1 0 0 1 Latch en 0 (reset)

0 0 1 1 Condición invalida

Organización y Arquitectura de Computadores 44

LATCH S-R (Set-Reset) con entrada de
Habilitación

•S y R Controlan el estado al que va a cambiar el latch

cuando se aplica un nivel alto en la entrada de
habilitación EN(Enable). EL latch no cambia de estado
hasta que la entrada EN esta en nivel alto.
• Se sigue presentando el estado no valido.

Organización y Arquitectura de Computadores 45

LATCH D (Date) Con entrada de
Habilitación
● Se diseño con la intención de resolver el estado de
ambigüedad del latch SR(S=R=1).
● El circuito tiene una sola entrada D.
● Cuando la entrada D esta en nivel alto y la
habilitación EN también esta en nivel alto el latch se
coloca en estado SET (1).
● Cuando la entrada D esta en nivel bajo y la
habilitación EN está en nivel alto, el latch se coloca a
RESET (0).

Organización y Arquitectura de Computadores 46

FLIP-FLOP
● Los flip-flops son dispositivos síncronicos de dos
estados. Para el caso de los flip-flops la definición
síncrona indica que la salida cambia de estado
únicamente cuando en la entrada de Reloj hay un flanco
ascendente.
● Para diseñar un flip-flop d es necesario generar una
un pequeño pulso en el flanco ascendente de la señal
de reloj.
● El siguiente circuito es el generador de flancos del flip
-flop

Organización y Arquitectura de Computadores 47

FLIP-FLOP D – circuito de clock

Organización y Arquitectura de Computadores 48

FLIP-FLOP
• La diferencia entre un flip-flop y un Latch es que un flip-flop se dispara
por un flanco y un latch se dispara por nivel.

Organización y Arquitectura de Computadores 49

Aplicaciones de los Flip-Flop

• Los flip flops son unidades de memoria que se

utilizan en los sistemas de procesamiento

Organización y Arquitectura de Computadores 50

FLIP-FLOP
• Los símbolos generales para los flip-flop y los latch se muestran a
continuación
• Latch

• Flip-Flop

Organización y Arquitectura de Computadores 51

bibliografía
• Resumen del Libro “Arquitectura de Computadoras” de
Quiroga.
• William Stallings, “Organización y Arquitectura de
Computadores”, 7ma edición, Apendice B

Organización y Arquitectura de Computadores 52