Metodo Clasico de Karnaught

MAQUINAS SECUENCIALES.
8.1.- INTRODUCCION A LAS MAQUINAS

SECUENCIALES.
Se puede definir una máquina secuencial como aquella que es
capaz de memorizar eventos que han ocurrido, y modificarlos
dependiendo de un cambio o variación que se lleve a cabo en sus
entradas.
Un ejemplo típico de una máquina secuencial lo tenemos en los
registros de corrimiento y contadores, que se han estudiado hasta
ahora en los temas anteriores. En los mismos se observan variantes,
tales como contadores asincrónicos y sincrónicos, ascendente o
descendente, dependiendo de una entrada, etc. Regístros de
corrimiento con desplazamiento hacia la derecha, izquierda; entrada
paralela y salida serie; o universales, los cuales se ponen en
funcionamiento en cualquiera de su modalidad, dependiendo de una o
varias entradas de control.
Por lo tanto, si se pretende realizar una clasificación de las
máquinas secuenciales en función de la forma como operan, sería: con
reloj (sincrónica) o sin él (Asincrónica), esta última poseen una
modalidad llamada a modo fundamental; y una sub clasificación que
depende de la forma como obedece a los cambios de las señales
presente a la entrada (niveles o pulsos) . Otra clasificación está
presente en la forma como son diseñadas, las cuales son llamadas
máquinas secuencial de Mealy o máquinas secuencial de Moore.
8.1.1.- MAQUINA SECUENCIAL SINCRONICA.

En la figura # 8.1, se observa la forma en que están
cosntituidas este tipo de máquinas secuenciales. Poseen además
de la entrada de reloj (clk), que sirve de elemento
sincronizador, unas variable de etradas X1,X2,X3,...,Xn, de
salida Z1,Z2,Z3,...,Zn y unas variables de estado presente,
de la salida de cada flip-flop llamadas Y1,Y2,Y3,...,Yn.Es de
hacer notar, también, la existencia de una parte con lógica
combinacional y otra a base de flip-flop que conforma la parte
secuencial o de memória.
MAQUINAS SECUENCIALES PAGINA Nro 290
FIGURA # 8.1. Diagrama en bloque general de una màquina

secuencial.
Este tipo de circuito se deberá diseñar para casos
particulares donde se requieren manejar pocas alternativas, o
también, donde se desee una interconexión con un
microprocesador y esté presente la señal de reloj, o en otros
circuitos sincrónicos. Lo anteriormente expuesto, se debe a que
la mayoría de sistemas reales a reloj contienen un gran número
de alternativas que generarían muchas cantidades de estados
por lo que haría el circuito muy tedioso para el diseño, y
costoso desde el punto de vista económico.
Cabe destacar que la señal de entrada de reloj no
necesariamente es periódica, sino que puede ser inclusive
aleatoria. Figura # 8.2.
Ing. Rodrigo Machado

FIGURA # 8.2. Diagrama de tiempo para una MS.

Por otro lado, cuándo las entradas X1,X2,X3,...,Xn, se
considera solo cuando existe un nivel de señal ( cero o uno), se
dice que el circuito trabaja a modo de nivel; si por el contrario,
se detecta la existencia de un pulso, se dice que el circuito es a
modo pulso. En este último caso, los pulsos de entrada deben
ser lo suficientemente amplios para disparar los flip-flop's; o la
respuesta de éstos últimos debe satisfacer los criterios para la
duración máxima del pulso, aunque para evitarse este
problema lo mas recomendable es usar flipflop's mastro-
esclavos.
8.1.2.- MAQUINA SECUENCIAL ASINCRONICA.

Aunque el método de diseño es el mismo, este tipo de
máquina se caracteriza por ser construido basicamente con
flip-flop asincrónicos o con solo compuertas, lo cual quiere
decir que a ningún flip-flop le llega pulsos de reloj. Figura #
8.3.
En la práctica es probable que los pulsos de reloj no
estén disponibles para todas las partes del sistema digital, es
por esto, que con frecuencia se deberá diseñar circuitos
secuenciales cuyas entradas sean pulsos no periódicos, en lugar
de niveles con pulsos de reloj.

FIGURA # 8.3. Máquina secuencial asincránica.
8.1.3.- MAQUINA SECUENCIAL DE MOORE.

Este tipo de máquina se caracteriza en que las salidas
dependen únicamente del estado presente de los flip-flop's que
componen al sitema. Es decir, memoriza un nivel a la salida
hasta que se produzca un nuevo cambio de estado . Zn=
F(Y1,Y2,Y3,...,Yn).Figura # 8.4.
FIGURA # 8.4. Diuagrama en bloque general de una MS de Moore.

8.1.4.- MAQUINA SECUENCIAL DE MEALY.

Este tipo de máquina se carácteriza porque la salida
depende del nivel de los pulso de entrada, así como también de
los estados presentes existentes en los flip-flop's. Figura # 8.5.
Zn= F( X1,X2,X3,...,Xn;Y1,Y2,Y3,...,Yn)
FIGURA # 8.5. Diagrama en bloque general de una MS de Mealy.
8.2.- ANALISIS DE MAQUINAS SECUENCIALES.

A continuación se dará algunos de los métodos mas útiles para
el análisis de una red secuencial. Aunque, este puede ser de manera
instituiva para aquellos circuitos donde se manejen pocas variables,
no es así cuando la red maneja un gran número de posibilidades, y en
consecuencia, deja de ser confiable y hay que recurrir a una técnica
mas analítica y sistemática. Entre los métodos tenemos, el del
diagrama de tiempo y el de análisis por diagrama de estado.

8.2.1.- METODO DEL DIAGRAMA DE TIEMPO.

Este es un método por medio del cual se analiza
rápidamente el comportamiento de una red secuencial; aunque,
cuando la red es muy grande y posee mas de una entrada se
hace tedioso e impreciso.
A continuación, se darán algunas reglas y pasos a seguir
que sirven para el análisis de una red secuencial:
a.- Se asume un estado inicial en cada flip-flop. (
Por defecto cero).
b.- Se supone una secuencia de entrada aleatoria.
c.- Con el primer bit de la secuencia ,se busca la
condición en que se encuentra cada entrada de cada
flip-flop, para determinar en qué estado (cero o uno)
cambiarían los flip-flop's después del pulso de reloj.
d.- El resultado obtenido en c, se grafica en el
diagrama de tiempo.
e.- Se escoje un nuevo valor de la secuencia
asumida y se repite los pasos c y d, para los siguientes
bit's de la misma.
A veces se desea que los cambios de estado en una red

secuencial sea retardados depués de ocurrir un pulso de reloj.
Para ello se requiere:
a.- El uso de flip-flop's que bascule con el flanco de bajada.
b.- Que el flip-flop conmute en respuesta al ancho del pulso.
En este caso el flip-flop tiene que ser mas rápido que el ancho
del pulso de reloj.
c.- Utilizar flip-flop's maestro-esclavo.
A continuación se darán como ejemplo una red

secuencial de Moore y otra de Mealy para su respectivo análisis
por el método del diagrama de tiempo.

EJEMPLO # 8.1.
Dada la red secuencial de Moore de la figura # 8.6,
construir un diagrama de tiempo que sea una muestra
indicativa de su comportamiento.
FIGURA # 8.6. Red secuencial de Moore
Pasos a seguir:
a).- Se asumen que todos los flipflop's estan en cero, (estado
inicial). Como Z= QB, y QB=0,entonces Z=0. Esto se dibuja en
el diagrama de tiempo antes del primer pulso de reloj (lo
mostrado por la zona correspondiente al literal "a" de la figura
# 7).
b).- Se asume una secuencia cualquiera, como por ejemplo:
X=010101; y se determina el valor de una salida futura, claro
está, teniendo presente que este cambio se genera una vez
ocurrido un pulso o flanco de reloj, el resultado se lleva a la
gráfica.
c).- Para una entrada X=0, primer valor de la entrada
supuesta, se busca las condiciones o combinaciones que están
presentes en las entradas de cada flip-flop para determinar el
estado futuro de los mismos. Entonces como se tiene que, KA
=0, JA=0, KB=1, JB=0; significa por lo tanto que una vez
ocurrido un flanco negativo del reloj, QA=QB=0 y Z=0; como
se observa en la zona "b" de la figura # 8.7.
Para una entrada X=1, segundo bit de la entrada, se
tiene que KA=JA= 1; KB=0; JB=1; se concluye entonces, que
luego de un flanco de reloj, QA= 1, =0, QB=1, =0 y Z=1.
Zona "b" de la figura # 8.7.

Para el próximo bit de la entrada, X=0, se tiene que

KA=0; ja=0; KB=JB=0; luego del flanco de reloj QA=QB= 1,
por lo que se puede observar que no hubo cambio de estado en
los flip-flop's. Zona del literal "c" del diagrama de tiempo.
Para la próxima entrada X=1, KA=0; JA=1; KB=JB=1;
esto proporciona , luego de un flanco de reloj, QA=1, =0
,QB=0, =1; por lo tanto Z=0. Letra "d" de la figura.
El mismo análisis se hace para los siguientes valores de
los bit's de la entrada X, y de igual manera se dibujan en el
diagrama de tiempo. Como a modo de complemento, observese
que las señales de entrada se dibuja en el diagrama de tiempo
de tal manera que estén entre la mitad de cada periodo de que
ocurra un flanco válido de reloj, en el caso que se trata aquí, en
el flanco negativo.
FIGURA # 8.7. diagrama de tiempo de la MS de Moore.

EJEMPLO # 8.2.
Dada la máquina secuencial de Mealy, figura # 8.8,
análizar su comportamiento por medio del método del
diagrama de tiempo.
FIGURA #8.8. MS dee mealy
De igual manera al ejercicio anterior:

a.- Se asume un estado inicial a las salidas de los flip-flop's
(cero).
b.- Se asume una secuencia cualquiera de entrada "X".
X= 1010101, o asumiremos para nuestro caso.
c.- Con el primer valor de la secuencia de entrada asumida,
X=1, y teniendo presente el estado inicial de los flip-flop's, se
analizan las condiciones en que se encuentran las entradas de
los flip-flo's, para determinar hacia donde tienden los mismos
después de un pulso de reloj. Luego, se dibujan los resultados
en el diagrama de tiempo. Por ejemplo, con las condiciones
iniciales QA= 0, =1 ,QB=0, =1, X=1, entonces KA=1, JA=0,
KB=0 , JB=1 y Z=1; esto implica que luego de un flanco de
reloj, en nuestro caso negativo, se determina que el nuevo
estado de los flip-flop's será, QA=0, =1, QB= 1, =0 y Z=0,
esto para cuando X=1; pero cuando X=0, a mitad del periodo,
Z=1. Esto se muestra en la zona "a" de la figura # 8.9.
Cuando ocurre el siguiente flanco de reloj, zona "b" del
diagrama de tiempo, se tiene que la entrada es X=0, por
consiguiente, las entradas tendrán como valores
KA=KB=JA=JB=0, por lo que induce a que los flip-flop's no
cambiarán de estado, es decir permanecerán en la misma

condición del estado anterior ; y, entoces, Z=1 para X=0; pero

cuando X=1, Z=0.
Al introducir un nuevo valor en la entrada ,X=1, las
entradas de los elementos de memoria tendrán los siguientes ,
KA=1, JA=1, KB=0 y JB=1; por consiguiente, luego del flanco
de reloj, los nuevos estados serán QA=1 y QB=1, en
consecuencia Z cambiará a uno, (Z=1); pero cuando la entrada
se haga cero, X=0, a mitad del periodo, tendremos Z=0. Zona
"c" del diagrama de tiempo.
Para un nuevo valor de entrada, X=0, se tiene que
KA=JA=KB=JB=0, por lo tanto, los estados de los flip-flop's
permancerán en el mismo estado anterior luego de un flanco de
reloj. En el transcurso de este tiempo,la salida Z=0 mientras
que la entrada X=0, pero cuando X=1, la salida será Z=1, como
se muestra en la parte "d" de la figura # 8.9.
FIGURA # 8.9. Diagrama de tiempo de la MS de Mealy.
En conclusión se obtiene la siguiente secuencia de

salida:

Los bit's encerrados en parentesis, son los obtenidos

luego de un flanco de reloj, pero los mismos no están presentes
en el próximo pulso; lo que significa que si existe otro circuito,
sincronizado con el mismo reloj, y cuya entrada depende de la
salida en estudio, ignoraría los valores allí señalados; es decir,
que los valores que se tomarían como válidos son los siguientes:
De aquí, se desprende un concepto útil para el análisis

de la máquina secuencial de Mealy:
Salidas falsas: Como se ha podido observar en el análisis
anterior y en su diagrama de tiempo, el cambio de estado en un
flip-flop, no es condición nesesaria y sufuciente para que se
memorice un evento a la salida, pues esta, está acondicionada
por los cambios que ocurran a su entrada. Sin embargo, como
toda máquina secuencial se diseña de cierta forma para
acoplarse con otro circuito secuencial en sincronía con un reloj,
el último tomará como correcta la información que existe en el
instante que acontece un flanco de reloj.
Por lo tanto, se dice que una salida ,Z, es falsa, si y solo
si esta cambia de valor debido a los cambios de la entrada, y
algunos de los elementos de memoria (flip-flop's) han sufrido
un cambio de estado1.En la figura #8.10, se señalan los estados
falsos del ejemplo anterior.
1.- ROTH. Charles Jr.

FUNDAMENTALS OF LOGIC DESING.
P. 214

FIGURA # 8.10. Salidas no deseadas en MS de Mealy.

Dos tipos de estados falsos pueden producirse. Uno,
donde la salida momentáneamente va a uno, cuando en
realidad se espera que sea cero; otra, la salida va cero cuando
se espera sea uno. En ambos casos, el cambio ocurre cuando en
realidad no se espera ninguno, y además hubo un cambio de
estado en alguno de los flip-flop's. En el ejemplo, si ignoramos
los estados falsos la salida queda: Z=11011; y una forma de
eliminarlos sería si se lograra que la entrada X cambiara un
instante infinitesimal después de la ocurrencia del flanco del
reloj.
8.2.1.1.- RESUMEN DE LOS PUNTOS MAS

IMPORTANTES QUE SE DEBEN CONSIDERAR PARA LA
CONSTRUCCION E INTERPRETACION DE UN
DIAGRAMA DE TIEMPO.
a.- Los cambios de estados en los flip-flop's ocurren
unicamente durante los flancos de reloj, (subida o
bajada).
b.- Los cambios de niveles lógicos a la entrada se
hace normalmente entre cada pulso de reloj.
c.- En las redes Moore, los cambios de nivel a la
salida se deben a los cambios de estados.
d.- En las redes Mealy, la salida puede cambiar
debido a la entrada así como a los cambios de estados.
e.- En un circuito Mealy, se puede tener una salida
falsa si existe alguna transición en el estado de algún

flip-flop y la salida no memoriza el último valor debido a

los cambios en la entrada.
f.- Los estados falsos son deficil de determinar a
través de diagramas de estados. Se tiene conocimiento
de ellos solo haciendo el diagrama de tiempo.
EJERCICIO # 8.1.
Analizar por el método del diagrama de tiempo los siguientes
circuitos:
a.-
FIGURA # 8.11
b.-
FIGURA # 8.12.
c.-

FIGURA # 8.13.
8.2.2.- ANALISIS POR DIAGRAMA DE ESTADO
Este método consiste en determinar el comportamiento
de una máquina secuencial, bién sea de Moore o de Mealy, a
través de un medio gráfico, donde se representan los posibles
cambios de estados (Sn), debidos a las variaciones de los niveles
lógicos de las entradas (X1,X2,...,Xn) y sus efectos sobre las
salidas (Z1,Z2,...,Zn).
Un gráfico de estado (diagrama de estado) se representa
de la siguiente forma:
Para una máquina de Moore:
FIGURA # 8.14. Forma general de un diagrama de estado para una

MS de moore.
Para una máquina de Mealy:
FIGURA # 8.15.Forma general de un diagrama de estado para una

MS de Mealy.
Como se puede observar, en una máquina secuencial de
Moore la entrada se representa sobre la flecha que indica el
cambio de estado, ( del estado presente Si al futuro Sj), y la
salida dentro del mismo círculo que señala el estado , lo que
significa que depende de estos unicamente. En cambio, el
diagrama de estado de la máquina secuencial de Mealy, la
entrada y la salida se colocan sobre la flecha que indica una
transición; lo cual nos dice que la salida no depende

únicamente del estado presente de los flip-flop's, sino que

depende también de la(s) entrada(s).
Por otro lado, si solo existe una sola variable de entrada
"X", como esta conduce a una entrada de un bit, es decir, dos
posibilidades, entonces de cada estado podrán salir dos flechas,
las cuales apuntarán hacia los estados futuros, siempre y
cuando estos últimos sean uno solo. Ver figura # 8.16, donde se
representan los diferentes casos que se pueden presentar.
FIGURA # 8.16.
Casos presentados en la elaboración de diagrams de estados
Si existen dos entradas, X1 y X2, se tendrán cuatro

posibilidades:
FIGURA # 8.17. Cuando se tienen dos entradas y una salida.
8.2.2.1.- REGLAS A SEGUIR PARA ENCONTRAR EL

DIAGRAMA DE ESTADO DE UN CIRCUITO
SECUENCIAL PARA EL ANALISIS DE SU
FUNCIONAMIENTO.
I.- Definir el tipo de red,Mealy o Moore, en función
del circuito dado.
II.- Encontrar las ecuaciones de entrada de los flip-
flop's, y las ecuaciones de salida,Zi, de la red.

III.- Encontrar la ecuación de estado de cada flip-flop,

utilizando para ello la ecuación característica del mismo
y las ecuaciones de entrada referidas en el punto "II".
Ecuaciones características de cada flipflop:
IV.- Llevar los mintérminos de las ecuaciones
encontradas en el punto anterior a mapas de Karnaugh.
V.- Con los valores encontrados en el mapa de
Karnaugh, crear una tabla de transición.
VI.- Con la tabla de transición construir una tabla de
estado.
VII.- Con la tabla de estado, y teniendo en mente el
punto "I", se crea el diagrama de estado.
EJEMPLO # 8.3.
Construir el diagrama de estado de la máquina secuencial de la
figura # 8.6.
I.- Se observa que es una máquina secuencial de Moore, porque su

salida depende del estado del flip-flop "B"
II.- Ecuaciones:
a.- De salida: Z= QB (1)
b.- Entrada:
III.- Como la ecuación característica de un flip-flop JK es:
Sustituyendo, (2) y (4) en (6), se tiene para el flip-flop "A":

Sustituyendo (3) y (5) en (6), se obtiene para el flip-flop "B":

IV.- Con los mintérminos de las ecuaciones (1), (7) y (8), llenamos
los siguientes mapas de Karnaught. Figura # 8.18.
FIGURA # 8.18. Mapas de Karnaught.
V.- Con los mapas se construye la siguiente tabla de transición:
FIGURA # 8.19.
*: Corresponde a las variables independientes del mapa de
Karnaught. Puede observar que están colocadas en el mismo orden
para facilitar el vaciado de los estados futuros.
**: Corresponde a los valores futuros de QA, cuando X=0.
VI.- A cada combinación de los valores de la tabla de transición se

le asigna un estado, referidas a los tiempos presente, por ejemplo, a la
combinación 00, S0; 01, S1; 11,S2 y a 10, S3 y se construye la tabla de
estado. Figura # 8.20.

FIGURA # 8.20.
VII.- Se construye el diagrama de estado a partir de la tabla de

estado.
Como es una máquina de Moore, las salidas estarán en el
estado presente. Por ejemplo, la fila la cual se señala con el literal "a"
en la tabla de estado, como el estado presente es "S0", si llega un cero
a la entrada X (X=0), el estado futuro es S0, es decir no hay cambio de
estado y la salida será Z=0; pero si X=1, se pasará a S2 con una salida
Z=1, como se ilustra a continuación.
FIGURA # 8.21. Primeros pasos

Para los demás estados S1, S2 y S3, se busca en la tabla de
estado hacia donde tiende el próximo estado en función de los valores
de entrada, y se continúa haciendo el diagrama de estado hasta
quedar como lo muestra la figura # 8.22.
FIGURA # 8.22. Diagrama de estado construido.

EJEMPLO # 8.4.
Construir el diagrama de estado del circuito mostrade en la
figura # 8.23.
FIGURA # 8.23. Máquina secuencial.

I.- En primer lugar se puede observar que es una máquina
secuencial de Mealy, la salida (Z), depende de los estados presentes de
los flip-flop's y de la entrada.
II.- Ecuaciones de entrada de los flip-flop's y salida del circuito:

III.- Ecuaciones de salida de los flip-flop's:
IV.- Con las ecuaciones obtenidas (4), (7) y (8), se llenan los mapas
de Karnaugh,
FIGURA # 8.24.
V.- Con los valores encontrados en los mapas de Karnaugh, se
construye la tabla de transición:
FIGURA # 8.25.
VI.- Con la tabla de transición anterior se construye la siguiente
tabla de estado:

FIGURA # 8.26.
VII.- Por último, el diagrama de estado:
FIGURA # 8.27.

EJEMPLO # 8.5.
Dada la siguiente tabla de transición construir el diagrama de
estado:
FIGURA # 8.28.
RESULTADO:
a.- Tabla de estado:
FIGURA # 8.29.

b.- Diagrama de estado:
FIGURA # 8.30.
EJERCICIOS # 8.2
Encontrar los diagramas de estados de las máquinas
secuenciales que se proponen a continuación:
8.2.1.- Las figuras 8.11, 8.12 y 8.13.
8.2.2.- La figura # 8.8
8.2.3.- La figura # 8.31
FIGURA # 8.31.

8.2.4.- La figura # 8.32.
FIGURA # 8.32.
8.2.5.-
FIGURA # 8.33.

8.2.6.-
FIGURA # 8.34.
8.2.7.-
FIGURA # 8.35.

8.2.8.-
FIGURA # 8.36.
8.2.9.-
FIGURA # 8.37.

8.2.10.-
FIGURA # 8.38.
8.3.- DISEÑO DE CIRCUITOS SECUENCIALES.

Hasta aquí, solo se ha dado métodos de análisis con la
finalidad de estudiar las máquinas secuenciales y de esta manera
comprender su funcionamiento. Seguidamente se explicará la manera
de construir un circuito secuencial a partir de una necesidad de diseño
o enunciado. A manera de dar una visión general, diremos que se
procederá en sentido inverso a la forma como se hace el análisis por
diagrama de estado; es decir, que a partir de un problema o
enunciado, se elabora el diagrama de estado y con este se construye el
circuito.
Auque existen muchos problemas que se pueden resolver
instituivamente, siendo este un método bastante utilizado por personas
experimentadas, en lo presente se hará de una forma metódica y
determinística, para lo cual se seguiran los siguientes criterios:
a.- El enunciado debe ser una descripción no ambigua del
problema o de la función que se desea haga el circuito. De aquí se
deprende que hay dos tipos de enunciado a saber:
Los completamente especificados, en el cual se describe las
tareas que va a proporcionar cada una de las combinaciones dada a la
entrada. Los incompletamente especificados, describen solo las
tareas que se necesitan se ejecuten; por lo tanto, habrán
combinaciones de entradas que no se tomarán en consideración (don't

care). En consecuencia, se originan los circuitos completamente

especificados e incompletamente especificados.
b.- Se elabora el diagrama de estado siguiendo, primeramente, la
secuencia principal del enunciado, y luego, se analizan las demás
alternativas que están presente de forma táxita en el problema, (para
los circuitos completamente especificados).
c.- Una vez construido el diagrama de estado, se procede a
simplificarlo u optimizarlo, con la finalidad de encontrar el circuito
mas económico.
d.- Los diagramas de estados se pueden dividir en dos tipos, el
cual se origina al tener en cuenta el buén entendimiento del contenido
del enunciado . Estos tipos de diagramas de estado son: con
restauración, el cual es aquel que una vez cumplida la secuencia se
restaura (reset); y el diagrama de estado sin restauración, como
aquel que nunca se reinicializa, y si ocurre, es arbitrariamente.
8.3.1.- REALIZACION DE DIAGRAMAS DE

ESTADOS.
A continuación se dará un resumen de los pasos,
considerados necesarios, para la elaboración de un diagrama
de estado.
a.- A partir de una necesidad de diseño se elabora un
enunciado que sin ambigüedades describa el problema
planteado.
b.- Se supone una secuencia de entrada culquiera, (se
asumen valores a la(s) entrada(s) que concuerden con la
secuencia del problema); y se le asigna el valor a la salida o
salidas donde se cumpla la(s) secuencia(s).
c.- Dependiendo del resultado anterior, se definen los
momentos de restauración, y, si son completa o
incompletamente especificados.
d.- Completado los pasos "b" y "c", se comienza a
construir el diagrama con las secuencias mas directas y no
repetitivas. Para ello se crean los estados necesarios.
e.- Para las alternativas, en cada estado, que no cumpla con
la secuencia se busca por medio del método ensayo y error, un
lugar de retorno previa verificación de que cumpla, o no
introduzca error, en el diagrama de estado. Si existe la
necesidad de crear un nuevo estado se procede en consecuencia.

f.- Construido el diagrama de estado se procede a

optimizarlo,(minimizarlo). Este paso, para problemas donde se
manejen pocas alternativas, se puede hacer instintivamente o
por ensayo y error durante la realización del paso anterior
(literal e).
g.- Obtenido el diagrama de estado óptimo, se procede a
construir una tabla de estado.
h.- Se crea la tabla de transición.
i.- En la misma tabla de transición, se colocan los valores
lógicos de entrada de los flip-flop's que se desean utilizar en el
diseño.
j.- Con la ayuda de mapas de Karnaugh, se buscan las
ecuaciones de entradas de cada flip-flop a utilizar y la de las
salidas del circuito.
k.- Obtenidas las ecuaciones, se procede a construir el
diagrama circuital o lógico.
A continuación, se darán varios ejemplos de construcción de

máquinas secuenciales. En ellos, se tratará de minimizar
instintivamente por medio del método ensayo y error. Un método
analítico de optimización se dejará para un próximo tema.
EJEMPLO # 8.6.
Se desea construir una máquina secuencial de Mealy, tal que, la
salida Z sea uno (Z=1) cuando por la entrada X se detecte la
secuencia 101.
DESARROLLO:
a..- Se asumen valores aleatorio de X, y se determina el lugar

donde se cumpla la secuencia:
Se observa que no sufre restauración.

b.- Se construye el diagrama de estado por la secuencia mas
directa. Se comienza por S0.(Para este caso en particular se hará paso
a paso; en los demás ejemplos, se procederá mas directamente.)

FIGURA # 8.39.
El paso "a", se muestra la creación de los dos primeros estados,

los cuales se forman a partir del primer número válido de la
secuencia, en este caso un uno; y como se inicia la secuencia con este
valor, mientras le esté llegando un cero en S0, se queda en ese estado.
En el paso "b" se observa que , una vez estando en el estado S1,
entonces se supone que llega el segundo número válido se la secuencia,
es decir el cero (0); por lo tanto, se procede a crear otro estado S2. De
igual forma se crea el estado S3, una vez que se supone llega el último
número válido de la secuencia (x=1), como se nota, la salida es uno (1).
Ahora bién se tratará de eliminar el estado S3 con la finalidad
de optimizar, por medio del método ensayo y error, nuestro diagrama
de estado. Por lo tanto procederemos primero llevando la flecha que
sale de S2, por tanteo, a cada uno de los estados y verificamos que se
cumpla la secuencia.En la figura #8.40, se observa que al dirigir la
flecha en forma de retorno a S2, se puede verificar facilmente que no
cumple con la secuencia; debido a que, una vez ocurrida la secuencia
"101" con un "1" a la salida, si vuelve a ocurrir un "1" a la entrada,
la salida no se hace cero "0".
FIGURA # 8.40.
Si se lleva la flecha al estado S0, como se muestra en la figura #

8.41, tampoco serviría, debido a que no cumple con lo deseado en el

enunciado, pués, si al cumplirse la secuencia "101", llegase

nuevamente "01" que con el último uno (1) de la secuencia anterior
completa una nueva, la salida no sería uno (1), sino cero.
FIGURA # 8.41.
Como una última alternativa nos queda dirigir la flecha hacia

S1, donde se observa que aquí si cumple con la secuencia para todos lo
valores de entrada "X" que corresponda con el enunciado. Figura #
8.42.
FIGURA # 8.42.
Luego, se llenan las demás alternativas faltantes en los estados
S1 y S2, como se observa en la figura # 8.43. Cuando X=1, estando en
el estado S1, como es memorizado ese número, lo lógico es retornarlo
a ese estado. En S2, cuando X=0, lo mas conveniente es llevarlo a S0.
FIGURA # 8.43.
c.- Se construye una tabla de estado.

FIGURA # 8.44.
d.- Tabla de transición:

Debido a que son tres estados, se le asignan dos flip-flop's, QA
y QB, por lo que se obtienen cuatro combinaciones posibles.
FIGURA # 8.45.
Para construir el circuito con un flip-flop deseado, se procede

con la tabla de transición al igual a como se hacía con los contadores.
En este caso hay que considerar que existe una entrada con dos
posibilidades, y esto genera ocho cambios a la entrada al hacer el
estudio para flip-flop JK. Figura # 8.46.
FIGURA # 8.46.
e.- Se buscan las ecuaciones de esntradas de los flip-flop's, JA, KA

JB, KB y de la salida Z.

FIGURA # 8.47.
f.- A partir de las ecuaciones encontradas, y con los flip-flop's

correspondientes, se construye el diagrama circuital.
FIGURA # 8.48.

EJEMPLO # 8.7.
Resolver el mismo enunciado del ejemplo anterior para una
máquina de Moore.
a..- Se asumen valores aleatorio de X, y se determina el lugar

donde se cumpla la secuencia:
b.- Se construye el diagrama de estado.

-La secuencia principal en la figura # 8.49.
FIGURA # 8.49.
-Una vez obtenida la secuencia principal se determinan las

demás alternativas, para el valor de x que llega en cada estado:(
Figura # 8.50.)
FIGURA # 8.50.
c.- Se construye la tabla de estado, a partir del diagrama de

estado:

FIGURA # 8.51.
d.- Se crea la tabla de transición.
FIGURA # 8.52.
e,- Se buscan las ecuaciones de entrada para el flip-flop escojido a

través de mapas de Kar naught.
FIGURA # 8.53.

f.- A partir de las ecuaciones de entradas se crea el diagrama

circuital o lógico.
FIGURA # 8.54.
EJEMPLO # 8.8.
Se desea construir una máquina secuencial de Mealy, tal que,
su salida sea uno (Z=1), cuando por una entrada serial X donde llegan
cuatro bit's de información válidos se detecte la secuencia dada en
binario: 10012 ó 10102.
Solución:
a.- Supongamos una entrada "X" cualquiera y determinamos el
comportamiento de la salida deacuerdo al enunciado.
Según el enunciado solo se cuentan cuatro bt's de allí la

división.
Repetiremos de nuevo la entrada anterior asumiendo los
valores de salida donde se cumpla el enunciado:

a.- Se procede a construir el diagrama de estado. Para tal fín, se

hará por paso a paso y por separado debido a que existen dos
posibildades de que la salida sea "uno"; cuando X= 1001 ó X= 1010.
La figura # 8.55 muestra la secuencia para cuando X= 1010
(secuencia uno); y la figura # 8.56, muestra la sucuencia para cuando
X=1001 (secuencia dos).
FIGURA # 8.55.
Segunda secuencia: como ya se cumplio, en la primera
secuencia,los pasos 10 en los estados S0 y S1 se continua, entonces, con
los pasos 01 que restan; por lo tanto, surge un nuevo estado S4.
FIGURA # 8.56.
Unimos los diagramas de estados, de las figuras # 8.55 y 8.56 ,
se obtiene un diagrama de estado mas completo, como el mostrado en
la figura # 8.57, para los caminos directos del enunciado.
figura # 8.57.

Se resuelven en los estados restantes las alternativas que faltan

para los valores de "X'. Por ejemplo, en el estado S0, se llenó la
posibilidad para X=1, no así para X=0, en consecuencia, para que el
diagrama de estado esté acorde con el enunciado, hay que crear
nuevos estados, debido a que un cero en S0, no generaría una salida
Z=1. Lo mismo sucede en S2, cuando llega un uno(1), ya se han
contado dos bit's, sin embargo, este último rompe con la secuencia del
enunciado. Por lo tanto, el diagrama de estado, una vez resuelto,
queda como se muestra en la figuras # 8.58.
.3
FIGURA # 8.58.

EJERCICIOS # 8.3.
8.3.1.- Construir el diagrama lógico del ejemplo # 8.7.
8.3.2.- La misma secuencia del ejemplo # 8.7, hacerla para una máquina de
Mooore.
8.3.3.- Se desea construir una máquina secuencial, tal que, su salida Z sea
uno (Z=1) cuando detecte la secuencia 1001.
8.3.4.- Se desea consruir una máquina secuencial que sea capaz de detectar
una secuencia 1010 ó 1100 por una entrada serial X.
8.3.5.- Construir una máquina secuencial que posea una entrada serial "X",
por la cual detecte cuatro bit's, y cualquiera de las secuencias: 1010 ó 1100.
8.3.6.- Identico al ejercicio anterior pero para las secuencias: 1010 ó 0101.
8.3.7.- Se desea construir una máquina secuencial tal que su salida Z sea uno,
si y solo si, X= 010 ó X= 1001.
8.3.8.- Construir una maquina secuencial, tal que por una entrada binaria se
detecte una palabras con un número par de unos.
8.3.9.- Construir una máquina secuencial, tal que la salida sea uno (Z=1), sii,
por la entrada X, entra una cantidad par de unos, y al menos se han recibidos
inicialmente dos cero consecutivos.
8.3.10.- Construir una máquina secuencial, tal que la salida
(Z=1), sii, por la entrada X, entra una cantida par de unos y al menos se
reciben dos ceros consecutivos.
8.3.11..- Se desea una red secuencial que tenga una entrada "X", y dos
salidas "Z1" y " Z2". Z1 tenderá a uno (Z=1), cada vez que se complete a la
entrada la secuencia 101, previniendo que la secuencia 011 nunca ocurra.
Una salida Z2 = 1 se produce cada vez que la secuencia de entrada 011 se
complete. Observe que cuando Z2 =1 , no se producirá Z1=1 y viceversa.
Construya una máquina secuencial de Mealy.
8.3.12.- Una red secuencial posee dos entradas (X1,X2), y una salida Z.
La salida mantiene un valor constante bajo una de las siguientes secuencia
entrada.
a.- La secuencia de entrada X1,X2= 00, 11 hace que la salida se
haga cero( Z=0).
b.- La secuencia de entrada X1,X2= 01, 11 hace que la salida se
haga uno (Z=1).
c.- La secuencia de entrada X1,X2= 10,11 hace que la salida
cambie de valor.
Construya un diagrama de estado y una tabla de estado para una
máquina secuencial de Moore.
8.3.13.- Una red secuencial posee una entrada (X) y una salida (Z).
dibuje un diagrama de estado para los siguientes casos:

a.- La salida es Z=1 sii, el total de unos (1's) recibidos es divisible

por tres.
b.- La salida Z=1, sii, el totalde unos recibidos es divisible por tres
y el total de ceros pares es mayor que dos.
8.3.14.- Una red secuencial tiene dos entradas y dos salidas. Las
entradas X1,X2 representan un número binario "N" de dos bit's. si el valor
presente de N es mayor que el valor anterior, Z1=1; si el valor presente de N,
es menor que el anterior , Z2=1; si el valor presente es igual Z1 y Z2 igual a
cero (Z1=Z2=0).
8.3.15.- Una red secuencial de Moore tiene una entrada y una salida.
Cuando la secuencia de entrada, 011, se produzca, la salida será Z=1, y se
mantendrá con este valor hasta tanto la secuencia 011 ocurra nuevamente ,
caso este que hará que la salida vuelva a cero. El efecto se producirá siempre
que ocurra la secuencia. Construir el diagrama de estado.

REFERENCIAS BIBLIOGRAFICAS.
8.1.- ROTH, Charles H.

Fundamentals Of logic Desing.
WEST PUBLISHING Co.
U.S.A. 1979.
Pp. 264 - 314.
8.2.- HILL, Frederick J.

PETRSON, Gerald R.
Teoria de Conmutación y Diseño Lógico.
ED. LIMUSA.
MEXICO 1980.
Pp. 251 - 354. y Pp. 359 - 407.
8.3.- DE LA CRUZ LAZO, Cesar René.

Fundamentos De Diseño Digital.
ED. TRILLAS S.A.
MEXICO 1988.
Pp. 99 - 112.
8.4.- TAUB, Herbert.

Circuitos Digitales y Microprocesadores.
Mc. GRAW HILL.
MEXICO 1983.
Pp. 269 - 287.
8.5.- ANGULO UZCATEGUI, José María.

Electrónica Digital Moderna.
ED. PARANINFO.
ESPAÑA 1990.
Pp 586 - 621.

Metodo Clasico de Karnaught

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Metodo Clasico de Karnaught

Cargado por

Copyright:

Formatos disponibles

MAQUINAS SECUENCIALES.

8.1.- INTRODUCCION A LAS MAQUINAS

8.1.1.- MAQUINA SECUENCIAL SINCRONICA.

FIGURA # 8.1. Diagrama en bloque general de una màquina

Ing. Rodrigo Machado

FIGURA # 8.2. Diagrama de tiempo para una MS.

8.1.2.- MAQUINA SECUENCIAL ASINCRONICA.

Ing. Rodrigo Machado

FIGURA # 8.3. Máquina secuencial asincránica.

8.1.3.- MAQUINA SECUENCIAL DE MOORE.

FIGURA # 8.4. Diuagrama en bloque general de una MS de Moore.

Ing. Rodrigo Machado

8.1.4.- MAQUINA SECUENCIAL DE MEALY.

FIGURA # 8.5. Diagrama en bloque general de una MS de Mealy.

8.2.- ANALISIS DE MAQUINAS SECUENCIALES.

Ing. Rodrigo Machado

8.2.1.- METODO DEL DIAGRAMA DE TIEMPO.

A veces se desea que los cambios de estado en una red

A continuación se darán como ejemplo una red

Ing. Rodrigo Machado

FIGURA # 8.6. Red secuencial de Moore

Ing. Rodrigo Machado

Para el próximo bit de la entrada, X=0, se tiene que

FIGURA # 8.7. diagrama de tiempo de la MS de Moore.

Ing. Rodrigo Machado

FIGURA #8.8. MS dee mealy

De igual manera al ejercicio anterior:

Ing. Rodrigo Machado

condición del estado anterior ; y, entoces, Z=1 para X=0; pero

FIGURA # 8.9. Diagrama de tiempo de la MS de Mealy.

En conclusión se obtiene la siguiente secuencia de

Ing. Rodrigo Machado

Los bit's encerrados en parentesis, son los obtenidos

De aquí, se desprende un concepto útil para el análisis

1.- ROTH. Charles Jr.

Ing. Rodrigo Machado

FIGURA # 8.10. Salidas no deseadas en MS de Mealy.

8.2.1.1.- RESUMEN DE LOS PUNTOS MAS

Ing. Rodrigo Machado

flip-flop y la salida no memoriza el último valor debido a

Ing. Rodrigo Machado

Para una máquina de Moore:

FIGURA # 8.14. Forma general de un diagrama de estado para una

FIGURA # 8.15.Forma general de un diagrama de estado para una

Ing. Rodrigo Machado

únicamente del estado presente de los flip-flop's, sino que

Si existen dos entradas, X1 y X2, se tendrán cuatro

FIGURA # 8.17. Cuando se tienen dos entradas y una salida.

8.2.2.1.- REGLAS A SEGUIR PARA ENCONTRAR EL

Ing. Rodrigo Machado

III.- Encontrar la ecuación de estado de cada flip-flop,

I.- Se observa que es una máquina secuencial de Moore, porque su

III.- Como la ecuación característica de un flip-flop JK es:

Sustituyendo, (2) y (4) en (6), se tiene para el flip-flop "A":

Ing. Rodrigo Machado

Sustituyendo (3) y (5) en (6), se obtiene para el flip-flop "B":

Ing. Rodrigo Machado

FIGURA # 8.18. Mapas de Karnaught.

V.- Con los mapas se construye la siguiente tabla de transición:

VI.- A cada combinación de los valores de la tabla de transición se

Ing. Rodrigo Machado

VII.- Se construye el diagrama de estado a partir de la tabla de

FIGURA # 8.21. Primeros pasos