IPN ESIME CULHUACAN

Ingeniería en Computación

Circuitos Lógicos II
DCC Eusebio Ricárdez Vázquez

agosto – diciembre 2017

Dispositivos Lógicos Programables
(PLD´s).
¿Qué es un PLD?
Programable logical Device
 Definición:
(Investigar una definición)

20/09/2017 Dr. Eusebio Ricárdez Vázquez 3

Características
Circuito integrado digital, donde la función boolena
puede ser determinada por el usuario.

Los PLD´s pueden reemplazar circuitos integrados de

propósito especifico en el diseño de circuitos digitales.

Un solo PLD es funcionalmente equivalente a dispositivos

que tienen desde 5 hasta 10,000 compuertas lógicas.

Básicamente en los PLD´s se pueden implementar

funciones booleanas usando Suma de Productos o
Productos de Suma usando una estructura AND-OR.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 4

Arquitectura Básica de los PLD´s
Los PLD´s contienen una arquitectura general
predefinida y se puede reprogramar por el
usuario.
Agunos PLD´s contiene flip-flops y Latches
para ser usados como elementos de
almacenamiento para entradas y salidas.
Los pines pueden ser usados como entradas,
salidas o I/O con habilitación de tres estados.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 5

Ventajas de los PLD´s
Reduce la cantidad de CI
Reduce el espacio en las tarjetas
electrónicas.
Menor consumo de potencia.
Tiempo de diseño corto.
Se pueden realizar cambios del
programa (mantenimiento).
Compacta.
20/09/2017 Dr. Eusebio Ricárdez Vázquez 6
20/09/2017 Dr. Eusebio Ricárdez Vázquez 7
 Estos dispositivos están basados en transistores bipolares ó
transistores especiales que cuando se hace circular una
fuerte corriente dejan de conducir, pero pueden volver a
conducir aplicando una diferencia de potencial en el
circuito.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 8

20/09/2017 Dr. Eusebio Ricárdez Vázquez 10
 X X X X
X X X X X w

A
X X
X X X X x

B
X X X
X X X y
X X X
C
X X
X X X X z
X X X X X
D

20/09/2017 Dr. Eusebio Ricárdez Vázquez 11

 La GAL (Generic Array Logic) es un PLD E²CMOS, la cual es
básicamente un PLA pero contiene a la salida FF´s D y compuertas XOR
(Macrocelda) para cambiar el estado lógico de la salida, además de
retroalimentar las salidas de los FF.

Macrocelda

20/09/2017 Dr. Eusebio Ricárdez Vázquez 12

GAL16V8
8 SALIDAS CON MACROCELDAS
PIN 1: SEÑAL DE RELOJ CLK
PIN 11: OUTPUT ENABLE PARA
HABILITAR LAS SALIDAS DEL
REGISTRO.
8 TERMINOS PRODUCTOS POR
SALIDA.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 13

 Hay tres configuraciones posibles para la macrocelda OLMC (Output
Logic Macrocell) que son: simple, complejo y registrado.

Existen dos bits globales que son SYN y AC0 para el control del modo de
configuración. El bit XOR para control de la polaridad de la salida en
cualquiera de los tres modos, mientras que el bit AC1 para el control de
la configuración de la entrada salida de las macroceldas.

1. En modo simple todos los pines de salida son realimentados por los
pines adyacentes.

2. En el modo registrado, el pin 1 y el pin 11 son configurados como reloj

y habilitación de la salida.

3. En el modo complejo el pin 1 y 11 se usan como entradas y se usan

para retroalimentar los pines 19 y 12 respectivamente.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 14

 MODO SIMPLE.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 15

 MODO REGISTRADO.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 16

 MODO COMPLEJO.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 17

PROCEDIMIENTO DE DISEÑO CON
DISPOSITIVOS LOGICOS
PROGRAMABLES.

1. Especificar la función que el circuito deseado debe realizar.

2. Generación de las ecuaciones booleanas requeridas para implementar
esa función.
3. Simplificación de las ecuaciones booleanas.
4. Generación de un mapa de fusibles desde las ecuaciones booleanas.
5. Simulación Lógica (Opcional).
6. Programación de dispositivo seleccionado.
7. Chequeo o test del dispositivo ya programado con el programador.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 18

Software para compilar los programas de los PLD:

ABEL
CUPL
LOGIC/ic
ORCAD-PLD
PLDesigner
TANGO-PLD

20/09/2017 Dr. Eusebio Ricárdez Vázquez 19

20/09/2017 Dr. Eusebio Ricárdez Vázquez 20
GAL22V10
10 SALIDAS CON MACROCELDA.
CIRCUITO DE 24 PINES.
PIN1: SEÑAL DE RELOJ.
PIN 13: OUTPUT ENABLE
PIN 14 Y 23 : 8 TERMINOS PRODUCTOS
PIN 15 Y 22: 10 TERMINOS PRODUCTOS.
PIN 16 Y 21: 12 TERMINOS PRODUCTOS.
PIN 17 Y 20: 14 TERMINOS PRODUCTOS.
PN 18 Y 19: 16 TERMINOS PRODUCTOS.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 21

SOFTWARE DE PROGRAMACION CUPL

IMPLEMENTACION DE CIRCUITOS
COMBINACIONALES.
USO DE ECUACIONES BOOLENAS Ó TABLAS DE
VERDAD.
IMPLEMENTACION DE CIRCUITOS SECUENCIALES.
USO DE ECUACIONES DE SECUENCIAS DE ESTADO
Ó MAQUINAS DE ESTADO.

20/09/2017 Dr. Eusebio Ricárdez Vázquez 22

Operadores CUPL

20/09/2017 Dr. Eusebio Ricárdez Vázquez 23

Ejemplo CUPL

20/09/2017 Dr. Eusebio Ricárdez Vázquez 24

Directivas CUPL

20/09/2017 Dr. Eusebio Ricárdez Vázquez 25

Ejemplo:
Diseñar un circuito para el control de un
motor de pasos, con señal de dirección
del giro.
OE

B
RELOJ
CIRCUITO
SECUENCIAL C

DIR D

20/09/2017 Dr. Eusebio Ricárdez Vázquez 26

Designer Engineer ;
Company CDM FI UNAM ;
Assembly None ;
Location ;
Device g16v8a ;
/* *************** INPUT PINS *********************/
PIN 1 = clk;
PIN 2 = dir;
PIN 11 = !oe;

/* *************** OUTPUT PINS *********************/

PIN 19 = A ; /* */
PIN 18 = B ; /* */
PIN 17 = C ; /* */
PIN 16 = D ; /*

/** Ecuaciones Logicas */

B.d = dir $ A;
A.d = !dir&!B # dir&B;
C= !A;
D= !B;
20/09/2017 Dr. Eusebio Ricárdez Vázquez 27