Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Hoja de Datos
PIC16F84A
Microcontrolador 8-bit
• La familia PIC cumple con las especificaciones contenidas en la Hoja de Datos de Microchip.
• Microchip cree que su familia de microcontroladores PICmicro es uno de los productos más seguros de su clase en el mercado hoy en día, cuando se utiliza de la manera prevista y
en condiciones normales.
• Hay métodos deshonestos y posiblemente ilegales utilizadas para romper la función de protección de código. Todos estos métodos, a nuestro conocimiento, requieren el uso del
microcontrolador PIC de una manera fuera de las especificaciones de operación contenidos en la hoja de datos. La persona que lo puede estar involucrado en el robo de la propiedad
intelectual.
• Microchip está dispuesto a trabajar con el cliente que está preocupado por la integridad de su código.
• Ni Microchip ni ningún otro fabricante de semiconductores pueden garantizar la seguridad de su código. protección del código no significa que estamos garantizando el producto
como “irrompible”.
• Proteccion del codigo esta en constante evolucion. Nosotros en Microchip comprometidos con la mejora continua de las funciones de protección de código de nuestro producto.
Si tiene más preguntas sobre este tema, por favor, póngase en contacto con la oficina local de ventas más cercano.
La información contenida en esta publicación con respecto a las aplicaciones de Marcas comerciales
solicitud cumple con sus especificaciones. Ninguna representación o garantía que se da PICSTART, MATE PRO, K EE L OQ, SEEVAL, MPLAB y el Embedded Control
y no se asume responsabilidad por Microchip Technology Incorporated con respecto a la Solutions Company son marcas registradas de Microchip Technology Incorporated en
propiedad intelectual derivados de su uso o de otra manera. El uso de productos de EE.UU. y otros países.
Todas las demás marcas comerciales mencionadas en este documento son propiedad de sus respectivas
compañías.
PIC16F84A
ciclo de instrucción 200 ns - DC
MCLR 67 15 RB6 RB5
• 1024 palabras de memoria de programa V SS 89 14
RB1 12
• 64 bytes de datos en la EEPROM
RB2 11
• palabras de instrucción de 14 bits de ancho
RB3 10
• bytes de datos de ancho de 8 bits
PIC16F84A
- escribir los datos EEPROM completa MCLR 67 17
V SS 89 16
Características periféricos: V SS 15 V DD
prescaler programable
• Power-on Reset (POR), Power-up Timer (PWRT), oscilador de puesta en marcha • Bajo consumo de energía:
del temporizador (OST) - <2 mA típico @ 5V, 4 MHz
• Temporizador de vigilancia (WDT) con su propio en chip oscilador RC para - 15 μ Un típico @ 2V, 32 kHz
un funcionamiento fiable - <0,5 μ Una típica corriente de espera @ 2V
• protección del código
Tabla de contenido
1.0 Descripción general del dispositivo ............................................... .................................................. .................................................. ....................... 3
2.0 Organización de la memoria ............................................... .................................................. .................................................. ................ 5
3.0 Datos de la memoria EEPROM .............................................. .................................................. .................................................. ........... 13
4.0 Puertos E / S .............................................. .................................................. .................................................. ................................... 15
5.0 Módulo Timer0 ............................................... .................................................. .................................................. ........................ 19
6.0 Características especiales de la CPU ............................................ .................................................. .................................................. ...... 21
7.0 Instrucción de síntesis que figura ............................................... .................................................. .................................................. ......... 35
8.0 Apoyo al Desarrollo ............................................... .................................................. .................................................. .............. 43
9.0 Características eléctricas ............................................... .................................................. .................................................. ......... 49
10.0 DC / AC gráficos de características ............................................ .................................................. .................................................. .... 61
11.0 Information Packaging ............................................... .................................................. .................................................. ............. 71
Apéndice A: Historial de revisión ............................................. .................................................. .................................................. ............. 75
Apéndice B: Consideraciones sobre la conversión ............................................. .................................................. ............................................... 76
Apéndice C: La migración de línea de base a los dispositivos de gama media ....................................... .................................................. ..................... 78
Índice ................................................. .................................................. .................................................. ............................................... 79
Soporte en línea .............................................. .................................................. .................................................. ................................. 83
Solicitud de Información: ................................................ .................................................. .................................................. ............................ 84
PIC16F84A Sistema de Identificación de Producto .............................................. .................................................. ........................................... 85
ESTIMADOS CLIENTES
Es nuestra intención de proporcionar a nuestros valiosos clientes con la mejor documentación posible para asegurar el uso exitoso de sus productos Microchip. Con este fin, vamos a seguir
para mejorar nuestras publicaciones para que se adapte mejor a sus necesidades. Nuestras publicaciones serán refinados y mejorados como nuevos volúmenes y se introducen cambios.
Si tienes alguna pregunta o comentario acerca de esta publicación, por favor, póngase en contacto con el Departamento de Comunicaciones de Marketing por correo electrónico a docerrors@mail.microchip.com
o por fax el Formulario de Solicitud de Información en la parte posterior de esta hoja de datos a (480) 792-4150. Agradecemos sus comentarios.
Para obtener la versión más actualizada de esta hoja de datos, por favor regístrese en nuestro sitio Web en todo el mundo:
http://www.microchip.com
Puede determinar la versión de una hoja de datos mediante el examen de su número de la literatura que se encuentra en la esquina exterior inferior de cualquier página. El último carácter del número
de la literatura es el número de versión, (por ejemplo, DS30000A es la versión A del documento DS30000).
Errata
Una hoja de erratas, que describe diferencias operacionales menores de la hoja de datos y soluciones recomendada, puede existir para los dispositivos actuales. Dado que las cuestiones de
dispositivo / documentación se dan a conocer a nosotros, vamos a publicar una fe de erratas. La fe de erratas especificará la revisión de silicio y revisión del documento al que se aplica.
Para determinar si existe una hoja de erratas para un dispositivo particular, compruebe con uno de los siguientes:
Al comunicarse con una oficina de ventas o el centro de la literatura, por favor especifique qué dispositivo, revisión de silicio y la hoja de datos (incluir el número literatura) que está utilizando.
Registrarse en nuestro sitio web en www.microchip.com/cn para recibir la información más actualizada sobre todos nuestros productos.
DESCRIPCIÓN GENERAL 1.0 DISPOSITIVO La memoria de programa contiene 1K palabras, que se traduce a 1024
instrucciones, ya que cada palabra de la memoria programa 14 bits es la misma
Este documento contiene información específica de dispositivo para el anchura que cada instrucción de dispositivo. La memoria de datos (RAM)
funcionamiento del dispositivo PIC16F84A. Información adicional se contiene 68 bytes. EEPROM de datos es de 64 bytes.
puede encontrar en el manual de referencia PICmicro ™ de gama
media (DS33023), que puede descargarse desde el sitio web de
También hay 13 pins E / S que se encuentran en una base de pin a pin configurado
Microchip. El manual de referencia se debe considerar un documento
por el usuario. Algunos pines se multiplexan con otras funciones del dispositivo. Estas
complementario a esta hoja de datos, y es muy recomendable lectura
funciones incluyen:
para una mejor comprensión de la arquitectura de dispositivo y el
funcionamiento de los módulos periféricos. • interrupción externa
El PIC16F84A pertenece a la familia de gama media de la PIC ® dispositivos Tabla 1-1 detalla el pinout del dispositivo con descripciones y
microcontrolador. Un diagrama de bloques del dispositivo se muestra en la detalles de cada pin.
Figura 1-1.
Bus de datos 8
Contador de Programa 13
Memoria EEPROM de datos
Memoria de
programa
FLASH
7 Dir Timer0
5 Dir directa
indirecta
reg FSR
EEPROM de
reg ESTADO
8
MUX
El arranque del
Puertos I / O
temporizador 8 memoria
Instrucción de oscilador
decodificación y La puesta en marcha del temporizador
Control
ALU
Restablecimiento al RA3: RA0
encendido
Generación de Watchdog
W reg RB7: RA4 /
temporización Minutero
RB0 / INT
OSC1 / CLKIN dieciséis dieciséis 18 yo ST / CMOS ( 3) Oscilador de entrada de cristal / entrada de la fuente de reloj externa.
MCLR 4 4 4 I/P ST Borrado General entrada de tensión (reset) de entrada / programación. Este perno
/ O.
RB0 / INT 6 6 7 I/O TTL / ST ( 1) RB0 / INT también puede ser seleccionado como un pin de interrupción
externa.
de programación de serie.
“núcleo” se describen aquí. Los SFRs utilizados para controlar los Nivel pila 8
memoria de usuario
direcciones 0h-3Fh.
Espacio
Información adicional sobre la memoria del dispositivo se puede encontrar en el
Manual de Referencia PICmicro ™ de medio rango, (DS33023).
3FFh
de registros de propósito general (GPR). Los SFRs controlar el 00h addr indirecta. ( 1) addr indirecta. ( 1) 80h
funcionamiento del dispositivo. Algunas partes de la memoria de datos están
01h Timer0 OPTION_REG 81h
peraltadas. Esto es tanto para el área de SFR y la zona GPR. El área GPR
02h ESTADO ESTADO 82h
se deposita para permitir mayor que 116 bytes de RAM de propósito general.
Las zonas peraltadas de la SFR son para los registros que controlan las 03h PCL PCL 83h
funciones periféricas. Banca requiere el uso de bits de control para la 04h 84h
FSR FSR
selección de banco. Estos bits de control se encuentran en el registro de
05h 85h
PORTA TRISA
estado. La figura 2-2 muestra la organización mapa de memoria de datos.
06h 86h
Instrucciones MOVWF y MOVF puede mover los valores del registro W a PORTB TRISB
indirecto del valor actual de los bits RP0 para el acceso a las zonas peraltadas
de la memoria de datos.
68
Registros de Asignada en el
memoria de datos se divide en dos bancos que contienen los registros de Propósito (Accesos)
General banco 0
propósito general y los registros de funciones especiales. Banco 0 se
(SRAM)
selecciona en la limpieza de la bit RP0 (STATUS <5>). El establecimiento del
bit RP0 selecciona Banco
1. Cada banco se extiende hasta 7Fh (128 bytes). Los doce primeros
lugares de cada banco están reservados para los Registros de funciones
especiales. El resto son registros de propósito general, implementado
como una RAM estática. 50h CFh
4Fh D0h
2.2.1 OBJETIVO GENERAL REGISTRO DE ARCHIVO
7Fh FFh
Las direcciones de GPR en el banco 1 se asignan a las direcciones en el El banco 0 Banco 1
banco 0. A modo de ejemplo, frente a la ubicación 0Ch o 8Ch accederá
ubicación de la memoria de datos sin aplicarse, leer como '0'.
a la misma GPR.
Nota 1: No es un registro físico.
2.3 Registros de funciones especiales Los registros de funciones especiales se pueden clasificar en dos
conjuntos, núcleo y periférico. Aquellos asociado con las funciones básicas
Los registros de funciones especiales (Figura 2-2 y Tabla 2-1) son se describen en esta sección. Los relacionados con la operación de las
usados por las funciones de la CPU y periféricos para controlar características periféricos se describen en la sección de dicha función
el funcionamiento del dispositivo. Estas
específica.
son registros RAM estática.
Valor de
Detalles en
addr Nombre El bit 7 El bit 6 bit 5 bit 4 bit 3 bit 2 El bit 1 El bit 0 restablecimiento
la página
al encendido
El banco 0
00h INDF Usos contenido del FSR para hacer frente a la memoria de datos (no es un registro físico) - - - - - - - - 11
02h PCL Bajo nivel de 8 bits del contador de programa (PC) 0000 0000 11
FSR 04h Indirecta de la memoria de datos Dirección del puntero 0 xxxx xxxx 11
PORTA 05h ( 4) - - - RA4 / T0CKI RA3 RA2 RA1 RA0 - - - x xxxx dieciséis
PORTB 06h ( 5) RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 / INT xxxx xxxx 18
0Bh INTCON GIE EEIE T0IE INTE RBIE T0IF INTF RBIF 0000 000x 10
Banco 1
80h INDF Usos Contenido del FSR para hacer frente a la memoria de datos (no es un registro físico) - - - - - - - - 11
81h OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 1111 1111 9
82h PCL Bajo orden de 8 bits Contador de Programa (PC) 0000 0000 11
0Bh INTCON GIE EEIE T0IE INTE RBIE T0IF INTF RBIF 0000 000x 10
Leyenda: x = desconocido, u = sin alterar. - = sin aplicarse, leer como '0', q = valor depende de la condición
Nota 1: El byte superior del contador de programa no es directamente accesible. PCLATH es un registro de esclavos para PC <12: 8>. Los contenidos
de PCLATH pueden ser transferidos al byte superior del contador de programa, pero el contenido de PC <12: 8> Nunca se transferre dt o PCL UNA TH.
2: Los bits de estado TO y PD en el registro de estado no se affecté d por una Restablecer MCLR.
3: Otros (no encendido) RESTABLECIMIENTOS incluyen: restablecer externo a través de MCLR y el reinicio Watchdog Timer.
4: En cualquier restablecimiento del dispositivo, estos pines se configuran como entradas.
2.3.1 registro de estado Nota 1: Los bits de IRP y RP1 (STATUS <7: 6>)
El registro de estado contiene el estado de la aritmética de la ALU, el no son utilizados por el PIC16F84A y debe ser programado
estado cero y el bit de selección de banco de memoria de datos. como despejado. NO se recomienda el uso de estos bits
como bits de propósito general R / W, ya que esto puede
afectar a la compatibilidad hacia arriba con los futuros
Al igual que con cualquier registro, el registro de estado puede ser el destino
productos.
de cualquier instrucción. Si el registro STATUS es el destino de una
2: Los bits C y DC operan como un acarreo
instrucción que afecta a la Z, los bits de CC o C, entonces la escritura a
y el dígito prestado fuera poco, respectivamente, en la
estos tres bits está desactivado. Estos bits se establecen o despejado una e
resta. ver el SUBLW y SUBWF
acuerdo con la lógica del dispositivo. Además, los bits TO y PD no se
instrucciones para ejemplos.
pueden escribir. Por lo tanto, el resultado de una instrucción con el registro
STATUS como destino puede ser diferente de lo previsto. Por ejemplo, ESTADO 3: Cuando el registro STATUS es el
destino de una instrucción que afecta a la Z, los bits de CC o
CLRF borrará los tres bits superiores y establecer el bit Z. Esto deja el
C, entonces la escritura a estos tres bits está deshabilitado.
registro STATUS como 000U u1uu ( dónde u = sin alterar). Solo el BCF, BSF,
El bit especificado (s) se actualiza de acuerdo con la lógica
SWAPF y MOVWF instrucciones deben ser utilizadas para alterar el registro
de dispositivo
STATUS (Tabla 7-2), debido a que estas instrucciones no afectan a ningún
bit de estado.
7 bits bit 0
bit 1 CORRIENTE CONTINUA: poco dígitos acarreo / préstamo ( ADDWF, ADDLW, SUBLW, SUBWF instrucciones) (para tomar prestado, se invierte la polaridad)
bit 0 DO: Llevar / prestado bits ( ADDWF, ADDLW, SUBLW, SUBWF instrucciones) (para tomar prestado, se invierte la polaridad)
Nota: A la resta se ejecuta mediante la adición de complemento del segundo operando de los dos.
Para rotate ( FRR, RLF) instrucciones, este bit se carga con el bit alto o bajo orden del registro fuente.
- n = Valor en POR '1' = Bit se establece '0' = Bit se borra x = Bit es desconocida
000 1: 2 1: 4 1: 1 1: 2
001 1: 8 1: 1: 4 1: 8
010 16 1: 32 1: 16 1:
011 1: 64 1: 32 1: 64
100 128 1: 1: 128
101 256
110
111
- n = Valor en POR '1' = Bit se establece '0' = Bit se borra x = Bit es desconocida
2.3.3 INTCON REGISTRO Nota: bits de bandera de interrupción se establecen cuando se produce una
1 = El RB0 se produjo / interrupción externa INT (debe ser cero por software)
0 = El RB0 / INT interrupción externa no se produjo
1 = Al menos uno de los RB7: RB4 pasadores cambiado de estado (debe ser aclarado en el software)
0 = Ninguno de los RB7: RB4 pasadores han cambiado de estado
- n = Valor en POR '1' = Bit se establece '0' = Bit se borra x = Bit es desconocida
Después de que la pila ha sido empujado ocho veces, la novena empuje sobrescribe Ejemplo 2-2: CÓMO ELIMINAR RAM usando
el valor que se almacenan desde la primera de empuje. El décimo empuje sobrescribe direccionamiento indirecto
el segundo empuje (y así sucesivamente).
(2) (2)
00 01
00h 80h
0Bh
0Ch
50h
4Fh
(3) (3)
7Fh FFh
El banco 0 Banco 1
2: Mantener lo más claro para la compatibilidad hacia arriba con los futuros productos.
3: No se ha implementado.
3.0 DATOS DE MEMORIA EEPROM La memoria de datos EEPROM permite leer y escribir bytes. Un escribir byte borra
automáticamente la ubicación y escribe los nuevos datos (borrar antes de escribir). La
La memoria de datos EEPROM es de lectura y escritura durante el funcionamiento memoria de datos EEPROM está clasificado para los ciclos de lectura / escritura de
normal (V completa DD distancia). Esta memoria no se asigna directamente en el alta borrado. El tiempo de escritura es controlado por un temporizador en el chip. El
espacio de archivos de registro. En su lugar, se aborda indirectamente a través de writetime variará con la tensión y la temperatura, así como de un chip a otro. Por favor
los Registros de funciones especiales. Hay cuatro SFR utilizados para leer y escribir refiérase a las especificaciones de corriente alterna para los límites exactos.
esta memoria. Estos registros son los siguientes:
• EECON1 Cuando el dispositivo está protegido código, la CPU puede continuar para
• EECON2 (no un registro implementado físicamente) leer y escribir la memoria EEPROM de datos. El programador de
• EEDATA dispositivos ya no puede acceder a esta memoria.
• EEADR
Información adicional sobre la EEPROM de datos está disponible en la
EEDATA contiene los datos de 8 bits para lectura / escritura, y sostiene
referencia PICmicro ™ de medio rango Manual (DS33023).
EEADR está accediendo a la dirección del lugar de EEPROM. dispositivos
PIC16F84A tienen 64 bytes de EEPROM de datos con un intervalo de
direcciones de 0h a 3Fh.
1 = Inicia un ciclo de escritura. El bit se borra por el hardware de escritura una vez se haya completado. El bit WR
sólo se puede establecer (no autorizado) en el software.
1 = Inicia una EEPROM leer RD se borra en el hardware. El bit RD sólo se puede ajustar (no
limpiado) en el software.
0 = No inicia una EEPROM leer
- n = Valor en POR '1' = Bit se establece '0' = Bit se borra x = Bit es desconocida
3.1 Lectura de la memoria de datos EEPROM Además, el bit WREN en EECON1 debe configurarse para permitir escritura.
Este mecanismo evita que las escrituras accidentales en la EEPROM de datos
debido a la ejecución de código errante (inesperado) (es decir, pérdida de
Para leer una posición de memoria de datos, el usuario debe escribir la dirección programas). El usuario debe tener el bit WREN clara en todo momento,
en el registro EEADR y luego establecer el bit de control RD (EECON1 <0>). Los
excepto cuando se actualiza la EEPROM. El bit WREN no se borra por el
datos están disponibles, en el siguiente ciclo, en el Registro EEDATA; por lo
hardware. Una vez iniciada una secuencia de escritura, despejando el bit
tanto, se puede leer en la siguiente instrucción. EEDATA llevará a cabo este
WREN no afectará a este ciclo de escritura. El bit WR será inhibida de ser
valor hasta que otra lectura o hasta que se escribe por el usuario (durante una
establecido a menos que se establece el bit WREN. A la finalización del ciclo
operación de escritura).
de escritura, el bit WR se borra en el hardware y el EE escritura completa de la
bandera de interrupción bits (EEIF) se establece. El usuario puede activar o
bien esta interrupción o consultar este bit. EEIF debe ser despejado por el
Ejemplo 3-1: DATOS EEPROM LEER
software.
BCF STATUS, RP0; El banco 0
MOVLW CONFIG_ADDR;
MOVWF EEADR ; Tratar de leer
BSF STATUS, RP0; Banco 1
BSF EECON1, RD ; EE Leer 3.3 Escribir Verify
BCF STATUS, RP0; El banco 0
Dependiendo de la aplicación, de buena práctica de programación puede
MOVF EEDATA, W ; W = EEDATA
dictar que el valor escrito en la memoria EEPROM de datos debe ser
verificada (Ejemplo 3-3) en el valor deseado para ser escrito. Esto se debe
3.2 escritura en la memoria de datos EEPROM utilizar en aplicaciones en las que se verán afectados por un bit EEPROM
cerca del límite de especificación.
Ejemplo 3-2: Escribir los datos EEPROM Ejemplo 3-3: ESCRITURA VERIFICAR
STATUS BCF, RP0; El banco 0:
BSF STATUS, RP0; Banco 1
; cualquier código
BCF INTCON, GIE; Intercepciones deshabilitar.
: ; puede ir aquí
BSF EECON1, WREN; Habilitar escritura
MOVF EEDATA, W ; Debe estar en el banco 0
MOVLW 55h ;
STATUS BSF, RP0; Banco 1 LEER
MOVWF EECON2 ; Escribir 55h
MOVLW AAh ;
BSF EECON1, RD; SÍ, Lea la
MOVWF EECON2 ; Escribe AAh
; valor escrito
Secuencia
requerida
Dirección Nombre Bit 7 Bit 6 Bit 5 Bit 4 bit 3 bit 2 El bit 1 El bit 0 encendido los demás
Reiniciar RESTABLECIMIENTOS
Leyenda: x = desconocido, u = sin cambios, - = sin aplicarse, leer como '0', q = valor depende de condiciones.
Las celdas sombreadas no son utilizados por los datos EEPROM.
Pestillo de datos
Puerto RD
Pin RA4 es multiplexado con la entrada de reloj del módulo Timer0 para convertirse en el
pin / T0CKI RA4. El pin RA4 / T0CKI es una entrada de disparador de Schmitt y una
Nota: I / O pins tengo diodos de protección a V DD y V SS.
salida de drenaje abierta. Todos los demás pines del puerto con AR tienen niveles de
como '0'.
TRIS Latch Schmitt
Trigger
intermedia de
entrada
RD TRIS
re
ESQ
ES
Puerto RD
RA4 / T0CKI bit4 ST Entrada / salida o entrada de reloj externo para Timer0. La salida es
abierta tipo de drenaje.
Reiniciar RESTABLECIMIENTOS
05h PORTA - - - RA4 / T0CKI RA3 RA2 RA1 --- RA0 x xxxx --- U uuuu
85h TRISA - - - TRISA4 TRISA3 TRISA2 TRISA1 TRISA0 --- 1 1111 --- 1 1111
Leyenda: x = desconocido, u = sin cambios, - = sin aplicarse, leer como '0'. Las celdas sombreadas son sin aplicarse, leer como '0'.
QD
BCF STATUS, RP0; CLRF
PORTB ; Inicializar PORTB por; la limpieza de WR TRIS Buffer de
CK
salida; retenedores de datos entrada
TTL
Cada uno de los pasadores PORTB tiene una debilidad interna de pull-up. Un bit de QD
De otro
control única puede tu rn en todas las flexiones. Esto se realiza en la limpieza de RBPU pines RB4: RB7
ES
bit (OPCIÓN <7>). La debilidad de pull-up se apaga automáticamente cuando el pin del
puerto está configurado como una salida. Las flexiones son personas con discapacidad
RD puerta del
en un reinicio de encendido.
Nota 1: TR ISB = '1' permite débil pull-up
(Si RBPU = '0' en el registro OPTION_REG).
Cuatro de los pines del PORTB, RB7: RB4, tienen una función de 2: I / O pins tener protección diodo para V DD y V SS.
TRIS Latch
a) Cualquier lectura o escritura de PORTB. Esto terminará la condición de falta de
QD
Buffer de
coincidencia.
entrada
WR TRIS
b) RBIF poco claro bandera. CK TTL
Una condición desajuste continuará estableciendo RBIF bit de bandera. PORTB lectura
pondrá fin a la condición de falta de coincidencia y permitir RBIF bit de bandera que se
solucione. RD TRIS
re
La función de interrupción-en-el cambio se recomienda para despertar en la Q
RB0 / INT bit 0 TTL / ST ( 1) Entrada / pin de salida o entrada de interrupción externa.
software interno programable débil pull-up.
RB1 bit 1 TTL Entrada / salida de alfiler. software interno programable débil pull-up.
RB2 bit2 TTL Entrada / salida de alfiler. software interno programable débil pull-up.
RB3 bit3 TTL Entrada / salida de alfiler. software interno programable débil pull-up.
RB4 bit4 TTL Entrada / pin de salida (con interrupción-en-cambio). software
interno programable débil pull-up.
RB5 bit5 TTL Entrada / pin de salida (con interrupción-en-cambio). software
interno programable débil pull-up.
RB6 bit6 TTL / ST ( 2) Entrada / pin de salida (con interrupción-en-cambio).
software interno programable débil pull-up. reloj de programación en serie.
RB7 bit7 TTL / ST ( 2) Entrada / pin de salida (con interrupción-en-cambio).
software interno programable débil pull-up. los datos de programación de serie.
Leyenda: entrada TTL = TTL, ST = Schmitt Trigger.
Nota 1: Este tampón es una entrada Schmitt Trigger cuando se configura como la interrupción externa.
2: Este tampón es una entrada Schmitt Trigger cuando se utiliza en el modo de programación en serie.
Dirección Nombre El bit 7 El bit 6 bit 5 bit 4 bit 3 bit 2 El bit 1 El bit 0 encendido los demás
Reiniciar RESTABLECIMIENTOS
06h PORTB RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 / INT xxxx xxxx uuuu uuuu
86h TRISB TRISB7 TRISB6 TRISB5 TRISB4 TRISB3 TRISB2 TRISB1 TRISB0 1111 1111 1111 1111
81h OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 1111 1111 1111 1111
0Bh, INTCON 8Bh GIE EEIE T0IE INTE RBIE T0IF INTF RBIF 0000 000x 0000 000U
Leyenda: x = desconocido, u = sin alterar. Las celdas sombreadas no son utilizados por PORTB.
5.0 MÓDULO TIMER0 Cuando se utiliza una entrada de reloj externo para Timer0, debe cumplir
con ciertos requisitos. Los requisitos aseguran el reloj externo pueden
El módulo Timer0 temporizador / contador tiene las siguientes características:
sincronizarse con el reloj de fase interna (T OSC). Además, hay un retraso
en la incrementación real de Timer0 después de la sincronización.
• 8-bit temporizador / contador Información adicional sobre los requisitos de reloj externo está disponible
• Lectura y escritura en el Manual de Referencia PICmicro ™ de medio rango, (DS33023).
modo de contador se selecciona ajustando T0CS bits (OPTION_REG Ajuste de PSA poco asignará el pre-escalador al temporizador de vigilancia
<5>). En el modo de contador, Timer0 se incrementará, ya sea en cada
(WDT). Cuando se asigna el pre-escalador al WDT, los valores preescala de
flanco de subida o de bajada de pin RA4 / T0CKI. El borde de incremento
1: 1, 1: 2, ..., 1: 128 son seleccionables. Cuando se le asigna al módulo
está determinado por el bit Timer0 Fuente Edge Select, T0SE
Timer0, todas las instrucciones por escrito al registro TMR0 (por ejemplo, CLRF
(OPTION_REG <4>). Borrado T0SE poco selecciona el flanco
1, MOVWF 1, BSF 1, etc.) se borrará el pre-escalador. Cuando se asigna a
ascendente. Las restricciones a la entrada de reloj externo se discuten a
WDT, una CLRWDT instrucción borrará el prescaler junto con el WDT.
continuación.
Bus de datos
F OSC / 4 0 PS
8
1
Sincronización
1 con relojes Timer0
internos
Programable 0 PS OUT
alfiler prescaler
T0SE (2 Ciclo de retardo) OUT
3
Establecer indicador de
PS2, PS1, PS0 PSA interrupción se mordió
T0CS T0IF de desbordamiento
CLKOUT (= F OSC / 4)
Bus de datos
M
0 1
T0SE
T0CS
PSA Establecer indicador mordió T0IF
el desbordamiento 8
0
De divisor de 8 bits
M
1 UX
Perro guardián 8
Minutero
PSA
0 1
WDT bit de habilitación
MUX PSA
WDT tiempo
de espera
Nota: T0CS, T0SE, PSA, PS2: PS0 son (OPTION_REG <5: 0>).
RESTABLECIMIENTOS
0Bh, 8Bh INTCON GIE EEIE T0IE INTE RBIE T0IF INTF RBIF 0000 000x 0000 000U
81h OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 1111 1111 1111 1111
Leyenda: x = desconocido, u = sin cambios, - = no implementadas lugares leen como '0'. Las celdas sombreadas no son utilizados por Timer0.
6.0 características especiales de la CPU el chip en RESET hasta que el oscilador de cristal es estable. El otro es el
temporizador de encendido (PWRT), que proporciona un retardo fijo de 72 ms
(nominal) sólo en el encendido. Este diseño mantiene el dispositivo en RESET
Lo que diferencia a un microcontrolador aparte de otro mientras la fuente de alimentación se estabilice. Con estos dos temporizadores en
Los procesadores son circuitos especiales para hacer frente a las necesidades de las el chip, la mayoría de las aplicaciones no necesitan circuitos de reset externo. el
aplicaciones en tiempo real. El PIC16F84A tiene una serie de características tales modo SLEEP ofrece un modo de apagado corriente muy baja. El usuario puede
destinados a maximizar la fiabilidad del sistema, minimizar el costo despertar del sueño a través de RESET externo, Watchdog Timer Time-out o por
mediante la eliminación de externo medio de una interrupción. Se proporcionan varias opciones de oscilador para
componentes, proporcionan modos de funcionamiento de ahorro de energía y la permitir que la parte para adaptarse a la aplicación. La opción de oscilador RC
protección del código de oferta. Estas características son las siguientes: ahorra el costo del sistema, mientras que la opción de cristal LP ahorra energía.
• Selección de OSC Un conjunto de bits de configuración se utiliza para seleccionar las diversas
opciones.
• REINICIAR
R / Pu R / Pu R / Pu R / Pu R / Pu R / Pu R / Pu R / Pu R / Pu R / Pu R / Pu R / Pu R / Pu R / Pu CP
Bit13 bit 0
1 = WDT habilitado
0 = WDT desactivado
• RC Resistencia / condensador
Probado rangos:
En los modos de HS XT, LP, o, un cristal o resonador cerámico está
conectado a los pines OSC1 / CLKIN y OSC2 / CLKOUT establecer Modo Frec OSC1 / C1 OSC2 / C2
oscilación (Figura 6-1).
XT 455 kHz 47-100 pF 47-100 pF
2,0 MHz 15-33 pF 15-33 pF
Figura 6-1: CRYSTAL / CERAMIC
4,0 MHz 15-33 pF 15-33 pF
FUNCIONAMIENTO RESONATOR
SA 8,0 MHz 15 a 33 pF 15 15 a 33 pF 15
(HS, XT o OSC LP configuración)
10.0 MHz a 33 pF a 33 pF
Nota: Los valores recomendados de C1 y C2 son
OSC1 idénticos a los intervalos ensayados en esta tabla.
capacitancia más alta aumenta la estabilidad del oscilador,
para
Interno pero también aumenta el tiempo de puesta en marcha.
XTAL lógica Estos valores son a título orientativo diseño solamente.
R F( 3)
Puesto que cada resonador tiene sus propias
OSC2
DORMIR características, el usuario debe consultar el fabricante
R S ( 2)
resonador para los valores apropiados de los componentes
C2 ( 1) PIC16FXX
externos.
2: Una resistencia en serie (R S) puede ser requerido Nota: Cuando se utiliza resonadores con frecuencias
para los cristales de corte en tiras. C1 ( 1) por encima de 3,5 MHz, el uso del modo SA en lugar del
modo XT, se recomienda. modo de SA se puede usar en
El diseño del oscilador PIC16F84A requiere el uso de un cristal de corte cualquier V DD para el que tiene el controlador.
TABLA 6-2: SELECCIÓN capacidad para el oscilador 6.2.3 RC oscilador para aplicaciones de sincronización
de cristal insensibles, la opción de mando ofrece ahorros de costos adicionales. La
frecuencia del oscilador RC es una función de la tensión de alimentación,
Modo Frec OSC1 / C1 OSC2 / C2 la resistencia (R EXT) valores, condensador (C EXT) valores, y la temperatura
LP 32 kHz 68-100 pF 68-100 pF de funcionamiento. Además de esto, la frecuencia del oscilador puede
200 kHz 15-33 pF 15-33 pF variar de unidad a unidad, debido a la variación normal de parámetros de
XT 100 kHz 2 100-150 pF 100-150 pF proceso. Además,
MHz 4 15-33 pF 15-33 pF la
MHz 15-33 pF 15-33 pF diferencia en capacitancia bastidor de conductores entre tipos de paquetes
SA 4 MHz 20 15 a 33 pF 15 15 a 33 pF 15 también afecta a la frecuencia de oscilación, especialmente para bajo C EXT valores.
V SS
OSC2 / CLKOUT
F OSC / 4
desconocido en una POR y sin cambios en cualquier otra RESET. METRO ot ost sus
El PIC16F84A distingue entre varios tipos de RESET:
registros se restablecen en un “estado RESET” POR , MC LR o WDT Reiniciar durante
• MCLR durante el funcionamiento normal reanudación del funcionamiento normal. Tabla 6-3 proporciona una descripción de las
• MCLR durante el sueño condiciones de RESET para el contador de programa (PC) y el registro de estado.
Tabla 6-4 proporciona una descripción completa de los estados de RESET para todos
• WDT Reset (durante el funcionamiento normal)
los registros.
• WDT de despertador (durante el sueño) La figura 6-4 muestra una simplifie d
bloque diagrama de k de la On-Chip circuito de reposición. El camino de reinicio
Restablecer externa
MCLR
S SOTAVENTO PAG
WDT espera
de rizado
V Rise DD
Detect S
Restablecimiento al encendido
V DD
OST / PWRT
OST
Chip_Reset
10-bit del contador de rizado
R Q
OSC1 /
CLKIN
PWRT
On-Chip RC
Osc ( 1) 10-bit de restablecimiento del contador
OST PWRT
Habilitar Habilitar
MCLR durante:
- operación normal La activación desde SUEÑO:
INDF 00h - - - - - - - - - - - - - - - - - - - - - - - -
INDF 80h - - - - - - - - - - - - - - - - - - - - - - - -
EECON2 89h - - - - - - - - - - - - - - - - - - - - - - - -
Leyenda: u = sin alterar, x = desconocido, - = sin aplicarse poco, leer como '0', q = valor depende de la condición
Nota 1: serán afectados uno o más bits en INTCON (para causar despertador).
2: Cuando el despertador es debido a una interrupción y el bit GIE está establecido, el PC se carga con el vector de interrupción
(0004h).
3: Tabla 6-3 enumera el valor de reajuste para cada condición específica.
4: En cualquier restablecimiento del dispositivo, estos pines se configuran como entradas.
6.4 Power-on Reset (POR) 6.6 Oscilador de puesta en marcha del temporizador (OST)
Se genera un Power-on impulso de reposición en el chip cuando V DD aumento se El oscilador de puesta en marcha del temporizador (OST) proporciona un
detecta (en el rango de 1,2 V - 1.7V ). Para aprovechar las ventajas de la POR, retardo de ciclo 1024 oscilador (de la entrada OSC1) después de que los
simplemente atar el pin MCLR directamente (o por medio de una resistencia) a V DD. extremos de retardo PWRT (Figura 6-6, la Figura 6-7, la Figura 6-8 y la Figura
Esto eliminará los componentes externos RC normalmente necesarios para crear 6-9). Esto asegura que el oscilador de cristal o resonador se ha iniciado y se
restablecimiento al encendido. Un tiempo mínimo aumento de V DD
ha estabilizado. El tiempo de espera OST (T OST) se invoca sólo para los modos
XT, LP y HS y sólo en Power-on Reset o despertar del sueño. cuando V DD se
se deben cumplir para que esto funcione correctamente. Ver especificaciones eléctricas
eleva muy lentamente, es posible que el T PWRT tiempo de espera y T OST tiempo
para los detalles.
de espera expira antes de V DD ha alcanzado su valor final.
Cuando el dispositivo inicia la operación normal (sale de la condición RESET), se
deben cumplir los parámetros de funcionamiento del dispositivo (tensión, frecuencia,
temperatura, etc.) para asegurar el funcionamiento. Si estas condiciones no se
En este caso
cumplen, el dispositivo debe mantenerse en su RESET hasta que se cumplan las
(Figura 6-9), un circuito de reposición de encendido externo puede ser
condiciones de funcionamiento.
necesario (Figura 6-5).
Para obtener información adicional, consulte la nota de aplicación AN607 " El Figura 6-5: EXTERNO circuito de reposición de
encendido Solución de problemas ". encendido (POR V LENTO DD ENCENDER)
El circuito POR no produce un reset interno cuando V DD declina.
V DD V re re
6.5 Temporizador de encendido (PWRT)
Un bit de configuración, PWRTE, puede activar / desactivar la sólo si V DD tasa de encendido es demasiado lento. El diodo D
PWRT. Ver registro de 6-1 para la operación del bit PWRTE para un dispositivo en ayuda a la descarga del condensador rápidamente cuando V
DD apaga.
particular. El retardo de tiempo de encendido T PWRT variará de un chip a otro
2: R <40 k Ω se recomienda para asegurarse
debido a V DD, la temperatura y la variación del proceso. Véanse los parámetros de
que caída de tensión en R no ae Xceed
CC para obtener más detalles.
0,2 V (máx fugas especificación actual en el pin MCLR es 5 μ UNA).
Un mayor Voltag e gota degradará nivel V IH en el pin MCLR.
V DD
MCLR
INTERNO POR
T PWRT
reset interno
V DD
MCLR
INTERNO POR
T PWRT
reset interno
Figura 6-8: TIEMPO DE SECUENCIA DE ENCENDIDO (MCLR atado a V DD): V RÁPIDO DD HORA DE LEVANTARSE
V DD
MCLR
INTERNO POR
T PWRT
reset interno
V1
V DD
MCLR
T PWRT
final. En este ejemplo, el chip se restablecerá correctamente si, y sólo si, V1 ≥ V DD min. INTERNO POR
OST TIEMPO DE ESPERA
reset interno
Cuando V DD se eleva muy lentamente, es posible que el T PWRT tiempo de espera y T OST tiempo de espera expira antes de V DD ha alcanzado su valor
6.7 Secuencia de tiempo de espera y la Energía-abajo Puesto que los tiempos de espera se producen desde el pulso POR, lo si MCLR
se mantiene w larga suficiente, los tiempos de espera expirarán. Entonces
Bits de estado (A / PD)
trayendo MCLR alta, la ejecución comenzará inmediatamente (Figura 6-6). Esto
En el encendido (Figuras 6-6 a través de 6-9), la secuencia de tiempo de espera es es útil para propósitos de prueba o para sincronizar más de un dispositivo
el siguiente: PIC16F84A cuando se opera en paralelo.
2. A continuación, se activa la OST. condiciones de reinicio durante algunos registros especiales, mientras que la Tabla
6-4 enumera las condiciones de reinicio durante todos los registros.
El tiempo de eliminación total variará en función de la configuración del oscilador y
el estado del bit de configuración PWRTE. Por ejemplo, en el modo RC con el
PWRT desactivado, no habrá tiempo de espera en absoluto.
TABLA 6-6: Bits de estado y su significado
Encender La activación
0 X Ilegal, AL se encuentra en POR
Configuración del
desde X 0 Ilegal, la EP se encuentra en POR
oscilador PWRT PWRT
SLEEP 0 1 WDT Reset (durante el funcionamiento normal)
Habilitado personas de movilidad reducida
0 0 WDT de despertador
72 ms + 1024T OSC 1024T OSC 1024T OSC
XT, SA, LP
1 1 MCLR durante el funcionamiento normal
6.8 interrupciones 6.8.1 INT interrupción externa RB0 interrupción en / INT pines
es de borde activa: ya sea ascendente si se ha establecido INTEDG bits
El PIC16F84A tiene 4 fuentes de interrupción:
(OPTION_REG <6>), o caer si INTEDG bit es clara. Cuando aparece un
• RB0 interrupción externa / pin INT
flanco válido en el pin RB0 / INT,
• TMR0 interrupción de desbordamiento
el bit INTF
• PORTB cambio interrupciones (pines RB7: RB4) (INTCON <1>) se ajusta. Esta interrupción puede ser desactivada en la
• EEPROM de datos de escritura completa interrumpir el limpieza de bit de control de INTE (INTCON <4>). INTF bit indicador debe
ser cero por software a través de la rutina de servicio de interrupción antes
control de interrupción registrar los registros (INTCON)
de volver a habilitar esta interrupción. La interrupción INT puede despertar
solicitudes de interrupción individuales en bits de bandera. También contiene la
el procesador de SLEEP (Sección 6.11) sólo si el bit INTE se estableció
interrupción individual y global bits de habilitación. La interrupción global de bit de
antes de entrar en SLEEP. El estado del bit GIE decide si las ramas
habilitación, GIE (INTCON <7>), permite (si está ajustado) todas las interrupciones no
procesador para el vector de interrupción siguientes de despertador.
enmascaradas o desactiva (si es autorizado) todas las interrupciones. interrupciones
“retorno de interrupción”, RETFIE, salidas rutina de interrupción, así como establece el 6.8.2 Timer0 INTERRUPCIÓN un desbordamiento (FFh → 00h) en TMR0
bit GIE, que vuelve a habilitar las interrupciones. establecerá T0IF bit de bandera (INTCON <2>). La interrupción puede ser activado /
establece RBIF bit de bandera (INTCON <0>). La interrupción puede ser activado /
Cuando una interrupción se respondió a, el bit GIE se borra de desactivar
cualquier interrupción adicional, la dirección de retorno se inserta en la pila y el desactivado mediante el establecimiento / la limpieza de habilitar RBIE bit (INTCON
PC se carga con 0004h. Para eventos de interrupción externas, tales como la <3>) (Sección 4.2).
RB0 / pin INT o cambio PORTB de interrupción, la latencia de interrupción será
de tres a cuatro ciclos de instrucción. La latencia exacta depende cuando se
Nota: Para un cambio en el pin de I / O para ser reconocido,
produce el evento de interrupción. La latencia es el mismo para uno y dos
el ancho de pulso debe ser al menos T CY amplio.
instrucciones de ciclo. Una vez en la rutina de servicio de interrupción, la fuente
(s) de la interrupción se puede determinar mediante el sondeo de los bits de
bandera de interrupción. El bit (s) de la bandera de interrupción debe ser
6.8.4 DATOS EEPROM interrupción en la realización de un ciclo de
despejado en software antes de volver a habilitar las interrupciones para evitar
escritura de EEPROM de datos, (EECON1 <4>) se establecerá EEIF bit de bandera.
solicitudes de interrupción infinitas.
La interrupción puede ser activado / desactivado mediante el establecimiento / la
a pesar de el estado de su
correspondiente bit de máscara o el bit GIE.
INTE
INTF Interrumpir a CPU
T0IE
T0IF
RBIE
RBIF
EEIF
GIE
EEIE
a) Almacena el registro W.
Durante una interrupción, sólo el valor de retorno de PC se guarda en la
pila. Por lo general, los usuarios desean guardar los valores clave de b) Almacena el registro STATUS en STATUS_TEMP.
registro durante una interrupción (por ejemplo, registro W y el registro c) Ejecuta el código de rutina de servicio de interrupción.
STATUS). Esto se implementa en el software. El código en tiendas Ejemplo d) Restaura Estado (y Bit de selección de banco de registros).
6-1 y restaura los valores de STATUS y W de registro. Los registros
definidos por el usuario, y W_TEMP STATUS_TEMP son los lugares de e) Restaura el registro W.
almacenamiento temporal de los valores de W y registros de estado.
6,10 temporizador de vigilancia (WDT) 6.10.1 WDT tiempo El WDT tiene un período de tiempo de espera nominal
de 18 ms, (sin prescaler). Los períodos de tiempo de espera varían con la
El temporizador de vigilancia es una marcha libre en chip oscilador
temperatura, V DD y variaciones del proceso de parte a parte (ver
RC que no requiere ningún componente externo. Este oscilador RC
especificaciones DC). Si se desean períodos de tiempo de espera más
está separado del oscilador RC del pasador OSC1 / CLKIN. Eso
largos, un pre-escalador con una relación de división de hasta 1: 128 puede
significa que el WDT funcionará incluso si el reloj de la OSC1 /
CLKIN y OSC2 / CLKOUT del dispositivo se ha detenido, por ser asignado al WDT bajo control del software por escrito al registro
ejemplo, mediante la ejecución de una DORMIR OPTION_REG. Por lo tanto, los períodos de tiempo de espera de hasta 2,3
segundos se pueden realizar. los CLRWDT y DORMIR instrucciones claras el
instrucción. Durante el funcionamiento normal, un WDT tiempo de espera genera un WDT y la postscaler (si asigna al WDT) y evitar que el tiempo de espera y la
RESET dispositivo. Si el dispositivo está en modo de reposo, un WDT despertador generación de una RESETcondition dispositivo.
hace que el dispositivo de atención y continuar con el funcionamiento normal. El
WDT se puede desactivar permanentemente por bit de configuración de
programación WDTE como un '0' (Sección 6.1).
También se debe tener en cuenta que bajo las peores condiciones (V = DD Min.,
Temperatura = Max., Max. WDT de divisor), puede tardar varios segundos
antes de que ocurra un WDT tiempo de espera.
0
MUX
Postscaler
1
WDT temporizador •
8
PSA
WDT bit de
habilitar
0 1
MUX PSA
WDT tiempo
de espera
Reiniciar RESTABLECIMIENTOS
2007h Config. los bits (2) (2) (2) (2) PWRTE ( 1) WDTE FOSC1 FOSC0 (2)
81h OPTION_REG RBPU INTEDG T0CS T0SE PSA PS2 PS1 PS0 1111 1111 1111 1111
6.11 modo de encendido hacia abajo (SLEEP) 6.11.2 La activación desde SLEEP El dispositivo puede despertar del
Para el consumo de corriente más bajo en el modo SLEEP, colocar todos causó despertador). Mientras que la DORMIR se está ejecutando la instrucción,
los pines I / O, ya sea en V DD o V SS, sin dibujo de circuitos de corriente la siguiente instrucción (PC + 1) es pre-descabellada. Para que el dispositivo de
externa de las clavijas I / O, y desactivar relojes externos. Pins E / S que son despertador a través de un evento de interrupción, la interrupción
insumos de alta impedancia se debe tirar alta o baja externamente para correspondiente habilitar debe ajustarse bit (habilitado). Despertador se produce
evitar corrientes de conmutación causadas por entradas flotantes. La independientemente del estado del bit GIE. Si el bit GIE es clara (desactivado),
entrada T0CKI también debe ser de al V DD o V SS. La contribución de on-chip el dispositivo continúa la ejecución en la instrucción después de la DORMIR instrucción.
pull-ups en PORTB debe ser considerado. El pin MCLR debe estar en un Si se establece el bit GIE (activado), el dispositivo ejecuta la instrucción después
nivel lógico alto (V IHMC). de la DORMIR ramas de instrucciones y luego a la dirección de interrupción
(0004h).
T1 T2 T3 T4 T1 T2 T3 T4 T1 T1 T2 T3 T4 T1 T2 T3 T4 T1 T2 T3 T4 T1 T2 T3 T4
OSC1
INT Flag
pin INTF
La latencia de interrupción
(INTCON <1>)
(Nota 2)
GIE bit
(INTCON <7>) procesador de
DORMIR
FLUJO DE INSTRUCCIONES
PC
Inst (PC) = SLEEP Inst (PC + 1) Inst (PC + 2) Inst (0004h) Inst (0005h) Inst
Instrucción
descabellada
Inst (PC - 1) DORMIR Inst (PC + 1) ciclo simulado ciclo simulado (0004h)
Ejecutado
6.11.3 Uso de interrupciones cuando las interrupciones globales son 6.12 Programa de Verificación / Protección
discapacitados (GIE se aclaró) y cualquier fuente de interrupción tiene tanto la Código
habilitación de interrupción bits e interrumpir bit de bandera, uno de lo siguiente
Si no se han programado el bit (s) de protección de código, la
ocurrirá DESPERTAR:
memoria de programa en el chip se puede leer con fines de
• Si se produce la interrupción antes de la ejecución de una verificación.
DORMIR la instrucción, la DORMIR de instrucciones completará
como NOP. Por lo tanto, el WD Ta nd postscaler WDT w enfermo No 6.13 Ubicaciones ID
ser limpiado, no se establecerá el bit A y no se borrará bits de PD.
Cuatro posiciones de memoria (2000h - 2004h) se designan como ubicaciones de
identificación para almacenar la suma de comprobación u otros números de
• Si se produce la interrupción durante o después de la ejecución de una DORMIR identificación de código. Estos lugares no son accesibles durante la ejecución
la instrucción, el dispositivo despertar de su sueño inmediatamente. los DORMIR normal, pero son de lectura y escritura sólo durante el programa / verificación. Sólo
los cuatro bits menos significativos de la ubicación de identificación son utilizables.
la instrucción se ejecuta por completo antes de que el servicio de
despertador. Por lo tanto, el WDT un d WDT postscal er que se
borrará, se establecerá el bit TO y se borrará el bit PD. 6.14 In-Circuit Serial Programming
NOTAS:
7.0 Del conjunto de instrucciones RESUMEN Todas las instrucciones se ejecutan dentro de un ciclo de instrucción individual, a
menos que una prueba condicional es verdadera o el contador de programa se
Cada instrucción PIC16CXX es una palabra de 14 bits, dividido en un código cambia como resultado de una instrucción. En este caso, la ejecución toma dos
de operación que especifica el tipo de instrucciones y una o más operandos ciclos de instrucción con el segundo ciclo ejecutado como una NOP. Un ciclo de
que especifican aún más la operación de la instrucción. El PIC16CXX instrucción consiste en cuatro períodos del oscilador. Por lo tanto, para una
Resumen conjunto de instrucciones en las listas de la Tabla 7-2 byte-orientada, frecuencia de oscilador de 4 MHz, el tiempo normal de ejecución de instrucción es
orientado a bits, y literal y control operaciones. Tabla 7-1 muestra las 1 μ s. Si la prueba condicional es verdadera o el contador de programa se cambia
descripciones de campo de código de operación. por orientado a byte instrucciones, como resultado de una instrucción, el tiempo de ejecución de la instrucción es 2 μ s.
'f' representa un designador registro de archivos y 'd' representa un La Tabla 7-2 enumera las instrucciones reconocidas por el ensamblador MPASM
designador de destino. El designador registro archivo especifica los archivos ™.
hexadecimal: 0xhh
13 876 0
Campo Descripción
OPCODE re f (FILE #)
k campo literal, los datos o la etiqueta constante operaciones de registro de archivos orientados a bits
13 10 9 76 0
X No importa ubicación (= 0 o 1)
OPCODE b (BIT #) f (FILE #)
El ensamblador generará código con x = 0.
Es la forma recomendada de uso para la compatibilidad con todas las b = dirección de bit f 3-bit = dirección de registro
herramientas de software de Microchip. del archivo de 7 bits
D=1
Contador
ordenador personal de programa
13 87 0
A poco tiempo de espera OPCODE k (literal)
PD poco apagado
k = 8 bits valor inmediato
13 11 10 0
• Orientado a byte operaciones
OPCODE k (literal)
• Orientada al bit operaciones
• Literal y control operaciones k = 11 bits valor inmediato general
ADDWF f, d Agregar W y F y W con F Despejado f 111 00 0111 dfff dfff ffff ffff C, DC, 1,2
ANDWF f, df Claro W Complemento f Disminuir f 111 00 0101 LFFF ffff ffff ZZZZZZ 1,2 2
CLRF CLRW Disminuir f, Saltar si es 0 Incremento f 1 (2) 00 0001 0xxx ffff ffff
COMF DECF - Incremento f, Saltar si es 0 Incluido O W 11 00 0001 dfff dfff xxxx ffff
DECFSZ f, d con F Mover f Mover W af No Operación (2) 1 00 1001 dfff dfff ffff ffff 1,2
INCF f, d Girar a la izquierda f través Realizar 111 00 0011 dfff dfff ffff ffff 1,2
INCFSZ f, d Girar a la derecha f llevar a cabo Restar 111 00 1011 dfff ffff ffff 1,2,3
IORWF f, d W de mordiscos f swap en f OR 11 00 1010 LFFF ffff 0000 Z 1,2
MOVF f, d exclusiva W con f 00 1111 0xx0 ffff ffff 1,2,3
MOVWF f, d 00 0100 dfff dfff ZZ 1,2
NOP RLF f, df 00 1000 dfff dfff 1,2
FRR SUBWF 00 0000 dfff
SWAPF - 00 0000
XORWF f, d 00 1101 CC 1,2
f, d 00 1100 1,2
f, d 00 0010 C, DC, Z 1,2
f, d 00 1110 1,2
f, d 00 0110 Z 1,2
BCF BSF f, b Claro poco f 11 01 00BB bfff bfff ffff ffff 1,2
BTFSC f, b Conjunto de bits f 1 (2) 1 01 01bb bfff bfff ffff ffff 1,2 3
BTFSS f, b Bit prueba F, Saltar si Clear Bit (2) 01 10BB 3
f, b prueba F, Saltar si Set 01 11BB
ADDLW kkk Añadir literal y W y literal con W 1 11 111x kkkk kkkk C, DC, ZZ
ANDLW subrutina llamada Borrar temporizador 1 11 1001 kkkk kkkk
LLAMADA de vigilancia vaya a la dirección 2 10 0kkk kkkk kkkk
CLRWDT kkk Incluido o literal con Move W literal a 1 00 0000 kkkk 0100 A, PD
GOTO IORLW W Regreso de retorno de interrupción 2 10 1kkk kkkk kkkk
MOVLW con el literal en W retorno de subrutina 1 11 1000 kkkk kkkk Z
RETFIE en modo en espera Reste W desde 1 11 00xx 0110 kkkk
RETLW k literal literal O exclusiva con W 2 00 01xx 0000 1001
RETORNO 2 11 0000 0000 kkkk
DEL SUEÑO - 2 00 0000 0110 1000
SUBLW kk 1 00 0000 kkkk 0011 A, PD
XORLW 1 11 1010 kkkk kkkk C, DC, ZZ
1 11 110x kkkk kkkk
Nota 1: Cuando un registro de E / S se modifica en función de sí mismo (por ejemplo, MOVF PORTB, 1), el valor utilizado será ese valor presente
en los propios pasadores. Por ejemplo, si los datos de pestillo es '1' para un pasador configurado como entrada y es conducido bajo por un dispositivo externo, los datos se escribirán
de nuevo con un '0'.
2: Si se ejecuta esta instrucción en el registro TMR0 (y, en su caso, d = 1), se borrará el prescaler si se ha asignado al módulo Timer0.
3: Si Contador de Programa (PC) se modifica o una prueba condicional es verdadero, la instrucción requiere dos ciclos. El segundo ciclo se ejecuta como una NOP.
Nota: Información adicional sobre el conjunto de instrucciones de gama media está disponible en el PIC ™ Categoría estándar MCU
Manual de referencia de la familia (DS33023).
≤7
Operación: (W) + k → ( W)
Operación: 0 → ( f <b>)
La condición de afectados: C, DC, Z
La condición de afectados: Ninguna
Descripción: El contenido del registro W se añaden a la
de ocho bits literal 'k' y el resultado se Descripción: El bit 'b' en el registro 'f' se borra.
coloca en el registro W.
[0,1] ≤7
Descripción: Añadir el contenido del registro W con el Descripción: El bit 'b' en el registro 'f' se establece.
instrucción.
ANDWF Y W con f
operandos: 0 ≤ F ≤ 127 d ∈
[0,1]
La condición de afectados: Z
≤7
Operación: 00h → WDT 0 → W DT
Operación: saltar si (f <b>) = 0 pre-escalador, 1 → A
se ejecuta en su lugar, haciendo de este un 2T CY instrucción. pre escala ro f el WDT. se establecen los bits de
estado A y EP.
La condición de afectados: Z
Estatus Afectados: Ninguno
Descripción: El contenido del registro 'f' se complementan.
Descripción: Llamada de subprograma. En primer lugar, la Si 'd' es 0, el resultado se almacena en W. Si 'd'
dirección del remitente (PC + 1) se inserta en la es 1, el resultado se almacena en el registro 'f'.
pila. La dirección inmediata once bits se carga en
bits de PC <10: 0>. Los bits superiores de la PC se
cargan desde PCLATH. LLAMADA es una
instrucción de dos tiempos.
Operación: 00h → ( f) 1 → Z
Operación: (F) - 1 → ( destino)
Descripción: El contenido del registro 'f' se borran y Descripción: Disminuye el Registro 'f'. Si 'd' es 0, el resultado
se establece el bit Z. se almacena en el registro W. Si 'd' es 1, el
resultado se almacena en el registro 'f'.
CLRW claro W
operandos: Ninguna
Operación: 00h → ( W) 1 → Z
La condición de afectados: Z
Descripción: El contenido del registro 'f' se decrementa. Descripción: El contenido del registro 'f' se incrementan. Si 'd'
Si 'd' es 0, el resultado se coloca en el es 0, el resultado se coloca en el registro W. Si
registro W. Si 'd' es 'd' es 1, el resultado se coloca de nuevo en el
1, el resultado se coloca de nuevo en el registro 'f'. Si el resultado es 1, se ejecuta la
registro 'f'. siguiente instrucción. Si el resultado es 0, una NOP
Si el resultado es 1, se ejecuta la siguiente se ejecuta en su lugar, lo que es un 2T CY instrucción.
instrucción. Si el resultado es 0, entonces una NOP
se ejecuta en su lugar, lo que es un 2T CY instrucción.
Descripción: El contenido del registro 'f' se incrementan. Descripción: Inclusive, o el registro W con registro 'f'. Si 'd'
Si 'd' es 0, el resultado se coloca en el es 0, el resultado se coloca en el registro W. Si
registro W. Si 'd' es 'd' es 1, el resultado se coloca de nuevo en el
1, el resultado se coloca de nuevo en el registro 'f'.
registro 'f'.
personal
La condición de afectados: Ninguna
Estatus Afectados: Ninguno
Descripción: La 'k' de ocho bits literal se carga en el registro
W. El no lo hacen cuidados ensamblará 0 como Descripción: El registro W se carga con la 'k' de ocho bits
el de. literal. El contador de programa se carga desde
la parte superior de la pila (la dirección de
retorno). Esta es una instrucción de dos tiempos.
Descripción: Mover datos de registro para registrar W Descripción: Retorno de subrutina. La pila se poped y la
'f'. parte superior de la pila (TOS) se carga en el
contador de programa. Esta es una instrucción
de dos tiempos.
NOP No operacion
operandos: Ninguna
Operación: No operacion
Descripción: No operacion.
Operación: k - (W) → ( W)
Operación: Ver descripción más abajo
Estatus Afectados: C, CC, Z
La condición de afectados: do
Descripción: El registro W se resta (método de
Descripción: El contenido del registro 'f' se hacen girar un bit complemento a 2) de la 'k' de ocho bits
hacia la izquierda a través del indicador de literal. El resultado se coloca en el
acarreo. Si 'd' es 0, el resultado se coloca en el registro W.
registro W. Si 'd' es 1, el resultado se almacena
en el registro 'f'.
do Register f
Descripción: El contenido del registro 'f' se hacen girar un bit Descripción: Restar (complemento del método 2) W registro
hacia la derecha a través del indicador de acarreo. de registro 'f'. Si 'd' es 0, el resultado se
Si 'd' es 0, el resultado se coloca en el registro W. almacena en el registro W. Si 'd' es 1, el
Si 'd' es resultado se almacena en el registro 'f'.
1, el resultado se coloca de nuevo en el
registro 'f'.
do Register f
- MPLAB ICD línea de comandos y una shell de Windows. Se puede utilizar como una
• Los programadores de dispositivos aplicación independiente en un Windows 3.x o superior del sistema, o puede ser
utilizado a través de MPLAB IDE. El ensamblador MPASM genera ficheros
- MATE PRO ® Programador de Dispositivos II universal
objeto reubicables para el enlazador objeto MPLINK, Intel ® archivos HEX
- PICSTART ® Además de nivel de entrada Programador
estándar, archivos de mapa para uso detalle la memoria y el símbolo de
Desarrollo
referencia, un archivo LST absoluta que contiene líneas de código fuente y
• Juntas de demostración Low Cost
código de máquina generado, y un archivo de DQO para la depuración. Las
- PICDEM TM Consejo 1 Demostración
características MPASM ensamblador incluyen:
- PICDEM Junta 2 Demostración
- PICDEM Junta 3 Demostración
- PICDEM Junta 17 Demostración
• La integración en proyectos IDE MPLAB.
- K EE L OQ® placa de demostración
• macros definidos por el usuario para simplificar el código de montaje.
El software MPLAB IDE aporta una facilidad de desarrollo de software • Directivas que permiten un control completo sobre el proceso de
nunca antes vista en el mercado microcontrolador de 8 bits. El IDE montaje.
MPLAB es un Windows ®- aplicación basada en que contiene:
8.3 MPLAB C17 y C18 MPLAB C compiladores
• Una interfaz para herramientas de depuración
- simulador Los C17 y C18 MPLAB Código sistemas de desarrollo MPLAB son
- programador (vendido por separado) completa ANSI compiladores 'C' para
- emulador (vendido por separado) PIC17CXXX familia y PIC18CXXX de microchip de microcontroladores,
- depurador en circuito (vendido por separado) respectivamente. Estos compiladores proporcionan potentes capacidades de
integración y facilidad de uso que no se encuentra con otros compiladores. Para
• Un completo editor
facilitar la depuración del nivel de fuente, los compiladores proporcionan
• Un gerente de proyecto
información de símbolos que es compatible con la visualización de la memoria
• Personalizable barra de herramientas y asignación de teclas
MPLAB IDE.
• Una barra de estado
• Ayuda en linea
8,4 MPLINK Objeto Bibliotecario 8.6 MPLAB ICE alto rendimiento universal Emulador en
Enlazador / MPLIB Object circuito con MPLAB IDE
• bibliotecas permite ser creados y módulos que se añaden, en la El bajo costo ICEPIC, en circuito emulador es una solución para las
lista, sustituye, elimina o se extrae. familias Microchip Technology PIC16C5X, PIC16C6X, PIC16C7X y
PIC16CXXX de microcontroladores de 8 bits solo uso-programable
8.5 MPLAB SIM Software Simulador (OTP). El sistema modular puede soportar diferentes subconjuntos
de productos PIC16C5X o PIC16CXXX a través del uso de módulos
El simulador de software MPLAB SIM permite el desarrollo de código en un
intercambiables de personalidad, o placas hijas. El emulador es
entorno de PC-organizado por la simulación de los microcontroladores de la serie
capaz de emular sin estar presente circuitos de aplicación de
PICmicro en un nivel de instrucción. En cualquier instrucción dada, las áreas de
destino.
datos pueden ser examinados o modificados y los estímulos se pueden aplicar
desde un archivo, o la tecla definida por el usuario, a ninguna de las patas. La
ejecución se puede realizar en una sola etapa, se ejecuta hasta la rotura, o modo
de seguimiento.
8.8 MPLAB ICD depurador en circuito 8.11 PICDEM 1 Bajo costo Junta PICmicro
Demostración
Depurador en circuito de microchip, MPLAB ICD, es una, de bajo coste,
poderosa herramienta de desarrollo en tiempo de ejecución. Esta La placa de demostración PICDEM 1 es una simple tabla que demuestra
herramienta se basa en la FLASH PIC MCU y se puede utilizar para las capacidades de varios de los microcontroladores de Microchip. Los
desarrollar para este y otros microcontroladores PICmicro. El MPLAB ICD microcontroladores soportados son: PIC16C5X (PIC16C54 a
utiliza la capacidad de depuración en circuito integrado en los dispositivos PIC16C58A), PIC16C61, PIC16C62X, PIC16C71, PIC16C8X, PIC17C42,
flash. Esta característica, junto con la programación de serie en circuito de PIC17C43 y PIC17C44. Todo el hardware y software necesario está
Microchip TM protocolo, ofrece rentable depuración FLASH en el circuito de la incluido para ejecutar programas básicos de demostración. El usuario
interfaz gráfica de usuario del entorno de desarrollo integrado MPLAB. Esto puede programar los microcontroladores ejemplo que se proporcionan
permite al diseñador desarrollar y depurar el código fuente observando con la placa de demostración PICDEM 1 en un PRO MATE II
variables, de un solo paso a paso y el establecimiento de puntos de ruptura. programador de dispositivos, o un programador desarrollo PICSTART
Funcionando a plena velocidad permite pruebas de hardware en tiempo real. Plus y probar fácilmente
8,13 PICDEM 3 bajo coste Junta PIC16CXXX 8,14 PICDEM Junta 17 Demostración
Demostración
La placa de demostración PICDEM 17 es una placa de evaluación
La placa de demostración PICDEM 3 es una tabla simple demostración de que es que demuestra las capacidades de varios microcontroladores
compatible con el PIC16C923 y PIC16C924 en el paquete PLCC. También apoyará Microchip, incluyendo PIC17C752,
futuros microcontroladores de 44 pines PLCC con un módulo LCD. Todo el hardware y PIC17C756A, PIC17C762 y PIC17C766. Todo el hardware necesario se
software necesario está incluido para ejecutar los programas de demostración básicas. El incluye para ejecutar programas de demostración básicas, que son
usuario puede programar los microcontroladores ejemplo que se proporcionan con la placa suministrados en un disco de 3,5 pulgadas. Una muestra programada está
de demostración PICDEM 3 en un PRO MATE II programador de dispositivos, o un incluido y el usuario puede borrarlo y programarlo con los otros programas
programador desarrollo PICSTART Plus con un enchufe adaptador y probar fácilmente el de ejemplo utilizando el PRO MATE II programador de dispositivos, o el
firmware. El MPLAB ICE emulador en circuito también se puede utilizar con la placa 3 de programador de desarrollo PICSTART Plus, y fácilmente depurar y probar
demostración PICDEM para probar firmware. Un área de prototipo se ha proporcionado al el código de ejemplo. Además, la placa de demostración PICDEM 17
usuario por la adición de hardware y de la conexión a la toma (s) microcontrolador. soporta la descarga de los programas a ejecutar y fuera de la memoria
Algunas de las características incluyen una interfaz RS-232, los conmutadores de FLASH externa a bordo. La placa de demostración PICDEM 17 también
pulsador, un potenciómetro para la entrada simulado analógico, un termistor y los se puede utilizar con el MPLAB ICE emulador en circuito, o el emulador
encabezados separados para la conexión a un módulo LCD externo y un teclado. También PicMaster y todos los programas de ejemplo se puede ejecutar y modificar
se proporciona en la placa de demostración PICDEM 3 es un panel LCD, con 4 campos usando emulador. Además, una zona generosa prototipo está disponible
comunes y 12 segmentos, que es capaz de mostrar el tiempo, la temperatura y el día de la para el hardware del usuario.
semana. La placa de demostración PICDEM 3 proporciona una interfaz RS-232 adicional y
el software de Windows para mostrar las señales de LCD demultiplexadas en un PC. Una
interfaz serie simple permite al usuario construir un demultiplexor hardware para las
adicional y el software de Windows para mostrar las señales de LCD demultiplexadas en 8.15 K EE L OQ evaluación y
un PC. Una interfaz serie simple permite al usuario construir un demultiplexor hardware Herramientas de programación
para las señales de LCD. La placa de demostración PICDEM 3 proporciona una interfaz
K EE L OQ herramientas de evaluación y programación apoyan HCS Secure Data
RS-232 adicional y el software de Windows para mostrar las señales de LCD
Products de Microchip. El kit de evaluación HCS incluye una pantalla LCD para
demultiplexadas en un PC. Una interfaz serie simple permite al usuario construir un
mostrar los códigos cambiantes, un decodificador para decodificar transmisiones
demultiplexor hardware para las señales de LCD.
y una interfaz de programación para programar los transmisores de prueba.
24Cxx /
HCSXXX
TABLA 8-1:
PIC14000
MCP2510
PIC16C5X
PIC16C6X
PIC16C7X
PIC16C8X
PIC17C4X
MCRFXXX
PIC16F62X
PIC16F8XX
PIC16C7XX
PIC16C9XX
PIC17C7XX
PIC18CXX2
PIC18FXXX
PIC12CXXX
PIC16CXXX
MPLAB ® Integrado
9
MPLAB Entorno de Desarrollo ® MPLAB C17 C
99
99
99
99
99
99
99
Compiler ® C18 C Compiler MPASM TM Ensamblador
99
/ MPLINK TM Objeto del vinculador MPLAB ® ICE
Herramientas de software
9
99
99
99
99
99
99
99
99
**
99
99
99
99
99
99
99
ICEPIC TM Emulador en circuito
99
99
99
99
emuladores
MPLAB ® CIE depurador en circuito
* *
99
99
depurador
PICSTART ® Entrada Plus programador del
**
9
nivel del Desarrollo
99
99
99
99
99
99
99
MATE PRO ® II
**
9
Programador Universal Device
99
99
99
99
99
99
99
99
Los programadores
HERRAMIENTAS DE DESARROLLO DE MICROCHIP
99
99
PICDEM TM Junta 2 Demostración † †
99
99
PICDEM TM Junta 3 Demostración
9
9
PICDEM TM 17 Demostración Junta K EE L OQ®
9
programador TM
9999
desarrollador
9
DS35007B páginas 47
* Póngase en contacto con el sitio web de Microchip Technology Inc. en www.microchip.com para obtener información sobre cómo utilizar el MPLAB ® ICD depurador en circuito (DV164001) con PIC16C62, 63, 64, 65, 72, 73, 74, 76, 77.
** Póngase en contacto con Microchip Technology Inc. para la fecha de disponibilidad.
† herramienta de desarrollo está disponible en los dispositivos seleccionados.
PIC16F84A
NOTAS:
almacenamiento ............................................... .................................................. ............................. -sesenta y cinco ° C a 150 ° C Voltaje en cualquier pin
con respecto a V SS ( excepto V DD, MCLR y RA4) ......................................... -0.3V a (V DD + 0,3 V) Tensión en V DD con respecto a V SS ..................................................
.................................................. ....... - 0,3 a + 7.5V Voltaje en MCLR con respecto a V SS ( 1) ................................................ .................................................. .....- 0,3 a + 14V de
tensión en RA4 con respecto a V SS .................................................. .................................................. ....... - 0,3 a disipación de potencia + 8.5V total ( 2)
.................................................. ........................... 100 mA de corriente de entrada pinza, me IK ( V I < 0 o V yo > V DD) ................................................
.................................................. ................... ± 20 mA de corriente pinza de salida, I OKAY ( V O < 0 o V O > V DD) .................................................. .................................................. ......... ± 20
mA de corriente de salida máxima hundido por cualquier pin I / O ...................................... .................................................. .................. 25 mA de
corriente de salida máxima de origen por cualquier pin I / O .................... .................................................. .............................. 25 mA de corriente máxima
hundido por PORTA ................................................. .................................................. ....................... 80 mA de corriente máxima de origen por PORTA
.................................................. ........................ 150 mA de corriente máxima de origen por PORTB ................... ..................................................
............................................. 100 mA
Nota 1: Los picos de voltaje por debajo de V SS en el pin MCLR, inducen corrientes superiores a 80 mA, mayo causar latch-up.
Por lo tanto, una resistencia en serie de 50-100 Ω se debe utilizar cuando se aplica un nivel “bajo” para el pin MCLR lugar de tirar de este perno directamente a V SS.
2: La disipación de energía se calcula como sigue: IFD = V DD x {I DD - Σ yo OH} + Σ {( V DD V OH) x I OH} + Σ ( V O lx I OL).
† AVISO: Destaca por encima de los enumerados en “absolutos máximos” pueden causar daños permanentes en el dispositivo. Esta es una calificación de tensión
solamente y operación funcional del dispositivo en esas u otras condiciones anteriores a los indicados en los listados de operación de esta especificación no se implica. La
exposición a condiciones de máxima calificación durante períodos prolongados puede afectar a la fiabilidad del dispositivo.
6.0V
5.5V
5.0V
4.5V
4.0V
voltaje
3.5V
3.0V
2.5V
2.0V
20 MHz
Frecuencia
6.0V
5.5V 6.0V
5.0V 5.5V
4.5V 5.0V
4.0V 4.5V
3.5V 4.0V
voltaje
3.0V 3.5V
voltaje
2.5V 3.0V
2.0V 2.5V
2.0V
4 MHz 10 MHz
Frecuencia 4 MHz
9.1 Características de CC
Param
Símbolo Característica Unidades Min Tipo Max † condiciones
No.
V DD Tensión de alimentación
D003 V POR V DD Tensión de arranque para garantizar la - Vss - V Véase la sección sobre restablecimiento al encendido para más detalles
Leyenda: Las filas con los datos del dispositivo de voltaje estándar sólo están sombreados para mejorar la legibilidad.
† Los datos en la columna "Typ" es a 5.0V, 25 ° C a menos que se indique lo contrario. Estos parámetros son de carácter orientativo diseño
solamente y no son probados. NR se
Nota 1: Este es el límite hasta el que V DD se puede bajar sin perder datos de la RAM.
2: La corriente de alimentación es principalmente una función de la tensión y frecuencia de funcionamiento. Otros factores, tales como E / S
loading pin y la velocidad de conmutación, el tipo de oscilador, patrón de la ejecución de código interno, y la temperatura también tienen un impacto en el consumo
de corriente. Las condiciones de prueba para todo lo DD mediciones en el modo de funcionamiento activo son:
OSC1 = extern al cuadrados onda uare, de Rail-to-rail; todos los pines I / O-tri indicado, sacaron a V DD,
T0CKI = V DD, MCLR = V DD; WDT activado / desactivado como se especifica.
3: La corriente de apagado en modo de suspensión no depende del tipo de oscilador. corriente de apagado es
medido con la parte en modo de reposo, con todos los pines de E / S en el estado de alta impedancia y atado a V DD y V SS.
4: Para la configuración osc RC, corriente a través de R EXT no esta incluido. La corriente a través del resistor puede ser
estimado por la fórmula I R = V DD / 2R EXT ( mA) con R EXT en kOhm.
5: los Δ corriente es la corriente adicional consumida cuando se habilita este periférico. Esta corriente debe ser
añadido a la base de E DD medición.
Param
Símbolo Característica Unidades Min Tipo Max † condiciones
No.
Nota 1: Este es el límite hasta el que V DD se puede bajar sin perder datos de la RAM.
2: La corriente de alimentación es principalmente una función de la tensión y frecuencia de funcionamiento. Otros factores, tales como E / S
loading pin y la velocidad de conmutación, el tipo de oscilador, patrón de la ejecución de código interno, y la temperatura también tienen un impacto en el consumo
de corriente. Las condiciones de prueba para todo lo DD mediciones en el modo de funcionamiento activo son:
OSC1 = extern al cuadrados onda uare, de Rail-to-rail; todos los pines I / O-tri indicado, sacaron a V DD,
T0CKI = V DD, MCLR = V DD; WDT activado / desactivado como se especifica.
3: La corriente de apagado en modo de suspensión no depende del tipo de oscilador. corriente de apagado es
medido con la parte en modo de reposo, con todos los pines de E / S en el estado de alta impedancia y atado a V DD y V SS.
4: Para la configuración osc RC, corriente a través de R EXT no esta incluido. La corriente a través del resistor puede ser
estimado por la fórmula I R = V DD / 2R EXT ( mA) con R EXT en kOhm.
5: los Δ corriente es la corriente adicional consumida cuando se habilita este periférico. Esta corriente debe ser
añadido a la base de E DD medición.
Param
Característica min Typ † Unidades Max condiciones
Nº Símbolo
Puertos I / O:
Puertos I / O: -
D040A con tampón TTL 2.0 - VV 4.5V ≤ V DD ≤ 5.5V ( Nota 4)
D040 0.25V DD + 0.8 - V DD V DD Toda la gama ( Nota 4)
me D070 purB PORTB débil corriente pull-up 50 250 400 μ AV = DD 5.0V, V PIN = V SS
yo ILLINOIS De entrada Corriente de fuga
(Notas 2, 3)
Param
Característica min Typ † Unidades Max condiciones
Nº Símbolo
pines de salida
† Los datos en la columna “Tipo” está en 5.0V, 25 ° C afirmó no ser que otra cosa. Estos parámetros son de carácter orientativo diseño
solamente y no son probados.
Nota 1: En la configuración de oscilador RC, el pasador OSC1 es una entrada Schmitt Trigger. No conduzca el PIC16F84A con una
reloj externo, mientras que el dev hielo es i n modo RC, o daño de chips pueden resultar.
2: La corriente de fuga en el pin MCLR depende en gran medida del nivel de tensión aplicada. El especificado
niveles representan las condiciones de funcionamiento normales. corriente de fuga superior se puede medir en diferentes voltajes de entrada.
siguientes formatos:
1. TppS2ppS
2. TPP T
F Frecuencia T Hora
Las letras minúsculas (PP) y sus significados: pp
H Alto R Subir
V DD / 2
RL Alfiler do L
do L
V SS
Alfiler
V SS
RL= 464 Ω
Q4 Q1 Q2 Q3 Q4 Q1
OSC1
1 3 3 4 4
CLKOUT
se basan en los datos de caracterización para ese tipo de oscilador particular en condiciones de operación estándar con el dispositivo de ejecución de
código. Si se exceden estos límites especificados puede resultar en una operación del oscilador inestable y / o mayor que el consumo actual esperado.
Todos los dispositivos se prueban para funcionar a "Min." valores con un reloj externo aplicado al pin OSC1.
Cuando se utiliza una entrada de reloj externo, el "Max." límite de tiempo de ciclo es "DC" (sin reloj) para todos los dispositivos.
Q4 Q1 Q2 Q3
OSC1
11
10
22
CLKOUT 23
13 12
19 18
14 16
Pin I / O
(Input)
17 15
I / O Pin
valor antiguo nuevo valor
(Salida)
20, 21
Nota: Todas las pruebas deben ser realizadas con cargas capacitivas especificado (Figura 9-5) 50 pF en pins E / S y CLKOUT.
Param No.
Sym Característica min Typ † Max unidades Condiciones
† Los datos en la columna "Tipo" está en 5.0V, 25 ° C afirmó no ser que otra cosa. Estos parámetros son de carácter orientativo diseño solamente y no se prueban. § Por diseño.
Figura 9-8: RESET, temporizador de vigilancia, el oscilador PUESTA EN MARCHA DEL TEMPORIZADOR y power-TEMPORIZADOR TIEMPO
V DD
MCLR
30
Interno
POR
33
PWRT
Tiempo de espera
32
OSC
Tiempo de espera
Restablecer
interna
Perro guardián
Restauración
del temporizador
31
34 34
Pines I / O
TABLA 9-4: RESET, temporizador de vigilancia, REQUISITOS OSCILADOR DE PUESTA EN MARCHA DEL TEMPORIZADOR Y
Parámetro
Sym Característica min Typ † Unidades Max condiciones
No.
† Los datos en la columna "Tipo" es a 5V, 25 ° C, a menos que se indique lo contrario. Estos parámetros son de carácter orientativo diseño solamente y no se prueban.
RA4 / T0CKI
40 41
42
Parámetro
Sym Característica min Typ † Unidades Max condiciones
No.
† Los datos en la columna "Tipo" está en 5.0V, 25 ° C, a menos que se indique lo contrario. Estos parámetros son de carácter orientativo diseño solamente y no se prueban.
En algunos gráficos, los datos presentados son fuera de rango de operación especificado ( es decir, fuera especificado V DD distancia). Esto es para sólo información y
los dispositivos están aseguradas para operar correctamente sólo dentro del rango especificado. Los datos presentados en esta sección es una resumen estadístico de los
datos recogidos en las unidades de diferentes lotes durante un período de muestras de tiempo y de la matriz. 'Típico' representa la media de la distribución en 25 ° C. 'Max'
o 'Min' representa (media + 3 σ) o (media - 3 σ), respectivamente, donde σ es una desviación estándar en toda la gama de temperatura.
4.0
3.5
5.5 V
3.0
5,0 V
2.5 4,5 V
yo DD ( mamá)
2.0
4,0 V
1.5
3,5 V
1.0
3,0 V
2,5 V
0.5
2,0 V
0.0
4 6 8 10 F OSC ( Megahercio) 12 14 dieciséis 18 20
5.0
4.5
5.5 V
4.0
5,0 V
3.5
4,5 V
3.0
yo DD ( mamá)
2.5
2.0
4,0 V
1.5
3,5 V
3,0 V
1.0
2,5 V
0.5
2,0 V
0.0
4 6 8 10 12 14 dieciséis 18 20
F OSC ( Megahercio)
1.0
0.9
0.8
5.5 V
0.7
5,0 V
0.6
4,5 V
yo DD ( mamá)
0.5
4,0 V
0.4
3,5 V
0.3 3,0 V
2,5 V
0.2
2,0 V
0.1
0.0
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
F OSC ( Megahercio)
FIGURA 10-4: me MÁXIMO DD en función de F OSC OVER V DD ( MODO XT, -40 ° a + 125 ° C)
1.0
0.9
5.5 V
0.8
5,0 V
0.7
4,5 V
0.6
yo DD ( mamá)
0.5 4,0 V
3,5 V
0.4
3,0 V
0.3
2,5 V
0.2
2,0 V
0.1
0.0
0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
F OSC ( Megahercio)
80
70
5.5 V
5,0 V
60
4,5 V
50
4,0 V
yo DD ( μA)
40
3,5 V
3,0 V
30
2,5 V
20
2,0 V
10
F OSC ( kHz)
250
5.5 V
200
5,0 V
150
yo DD ( μA)
4,5 V
100
4,0 V
3,5 V
3,0 V
50
2,5 V
2,0 V
F OSC ( kHz)
Figura 10-7: PROMEDIO F OSC V vs. DD Para R (MODO RC, C = 22 pF, 25 ° DO)
16.0
3.3 k Ω
14.0
12.0
5,1 k Ω
10.0
Freq (MHz)
8.0
10 k Ω
6.0
4.0
2.0
100 k Ω
0.0
2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
V DD ( V)
Figura 10-8: PROMEDIO F OSC V vs. DD Para R (MODO RC, C = 100 pF, 25 ° DO)
2000
1800
3.3 k Ω
1600
1400
5,1 k Ω
1200
Freq (KHz)
1000
800
10 k Ω
600
400
200
100 k Ω
Figura 10-9: PROMEDIO F OSC V vs. DD Para R (MODO RC, C = 300 pF, 25 ° DO)
900
800
3.3 k Ω
700
600
5,1 k Ω
500
Freq (KHz)
400
10 k Ω
300
200
100
100 k Ω
Figura 10-10: yo PD V vs. DD ( MODO DE REPOSO, todos los periféricos con discapacidad)
10.0
Max
1.0
IPD (μA)
Typ
0.1
0.0
VDD (V)
15
14
13
Max
12
yo PD ( μA)
11
10
9
Typ
78
56
34
12
Figura 10-12: Típica, mínimo y período máximo WDT vs. V DD DEMASIADO CALOR
60
50
40
Max
Período WDT (ms)
30
Tipo
20
min
10
0
2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
V DD ( V)
Figura 10-13: Típica, mínimo y máximo V OH me vs. OH ( V = DD 5V, -40 ° C A 125 ° DO)
5.0
4.5
Mamá
4.0
Typ
3.5
3.0
V OH ( V)
2.5
min
2.0
1.5
1.0
0.0
0.0 2.5 5.0 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0
yo OH ( mamá)
Figura 10-14: Típica, mínimo y máximo V OH me vs. OH ( V = DD 3V, -40 ° C A 125 ° DO)
3.0
2.5
Max
2.0
Typ
VOH (V)
1.5
min
1.0
0.5
Típico: media estadística @ 25 ° C
Máximo: media + 3 σ (- 40 ° C a + 125 ° C)
Mínimo: significa - 3 σ (- 40 ° C a + 125 ° C)
0.0
0 5 10 15 20 25
IOH (mA)
Figura 10-15: Típica, mínimo y máximo V OL me vs. OL ( V = DD 5V, -40 ° C A 125 ° DO)
1.0
Max
0.8
0.7
0.6
Typ
VOL (V)
0.5
min
0.4
0.3
0.2
0.1
0.0
0 5 10 15 20 25
IOL (mA)
Figura 10-16: Típica, mínimo y máximo V OL me vs. OL ( V = DD 3V, -40 ° C A 125 ° DO)
1.8
Típico: media estadística @ 25 ° C
Máximo: media + 3 σ (- 40 ° C a + 125 ° C)
1.4
Max
1.2
1.0
V OL ( V)
0.8
Typ
0.6
min
0.4
0.2
0.0
0.0 2.5 5.0 7.5 10.0 12.5 15.0 17.5 20.0 22.5 25.0
yo OL ( mamá)
Figura 10-17: Mínimo y máximo V EN V vs. DD, ( Entrada TTL, -40 ° C A 125 ° DO)
2.00
V TH
1.50
V TH
1.25
V TH
1.00
VIN (V)
0.75
0.50
0.25
0.00
2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5
VDD (V)
3.50
3.00
2.75
2.50
V IH Min
2.25
V IL Max V IL Typ
V)
2.00
V IN (
1.75
1.50
1.25
1.00
V IL Min
0.75
0.50
XXXXXXXXXXXXXXXXX PIC16F84A-04I / P
XXXXXXXXXXXXXXXXX
YYWWNNN 0110017
XXXXXXXXXXXX
XXXXXXXXXXXX
XXXXXXXXXXXX PIC16F84A-04
YYWWNNN 0110017 / SO
XXXXXXXXXXX
PIC16F84A-
XXXXXXXXXXX / SS
YYWWNNN 0110017 20
Nota: En el caso de que el número de pieza del microchip completo no se puede marcar en una línea, que se trasladará a la
siguiente línea que limita el número de caracteres disponibles para obtener información específica del cliente.
* PICmicro dispositivo de marcado estándar consiste en el número de microchip parte, código del año, el código de la semana, y el código de trazabilidad. Para marcar
más allá de este dispositivo PIC, se aplican determinados complementos de precios. Por favor, consulte con su oficina de ventas de Microchip. Para los dispositivos
QTP, los sumadores marcado especiales están incluidos en el precio QTP.
E1
re
norte α
mi A2
UNA
unidades 1 2
do
L
A1
B1
β
segundo pag
eB
De arriba a plano de asiento UNA . 140 . 155 . 170 3.56 3.94 4.32
Espesor del paquete moldeado A2 . 115 . 130 . 145 2.92 3.30 3.68
Hombro con hombro Ancho mi . 300 . 313 . 325 7.62 7.94 8.26
Menor anchura del plomo segundo . 014 . 018 . 022 0.36 0.46 0.56
§ significativo Característica
notas:
equivalente: MS-001
Dimensiones Dibujo
D y E1 no No. C04-007
incluyen flash de molde o protuberancias. flash de molde o protuberancias no excederá
. 010” (0,254 mm) por lado. JEDEC
pag
E1
re
B n 1
h
α
45 °
do
A1 A2
φ
β L Una
Espesor del paquete moldeado A2 . 088 . 091 . 094 2.24 2.31 2.39
ángulo pies φ 0 4 8 0 4 8
§ significativo Característica
notas:
equivalente: MS-013
Dimensiones Dibujo
D y E1 no No. C04-051
incluyen flash de molde o protuberancias. flash de molde o protuberancias no excederá
. 010” (0,254 mm) por lado. JEDEC
20-Lead plástico Shrink contorno pequeño (SS) - 209 milésimas de pulgada, 5,30 mm (SSOP)
mi
E1
pag
re
B 2
n 1
do
UNA A2
L A1
Espesor del paquete moldeado A2 . 064 . 068 . 072 1.63 1.73 1.83
§ significativo Característica
notas:
equivalente: MO-150
Dimensiones Dibujo
D y E1 no No. C04-072
incluyen flash de molde o protuberancias. flash de molde o protuberancias no excederá
. 010” (0,254 mm) por lado. JEDEC
UNA 9/98 Se trata de una nueva hoja de datos. Sin embargo, los dispositivos descritos en esta hoja de datos son las mejoras a los
dispositivos encontrados en la Hoja de datos de PIC16F8x, DS30430.
TABLA 1: Consideraciones sobre la conversión - PIC16C84, PIC16F83 / F84, PIC16CR83 / CR84, PIC16F84A
PIC16CR83 /
Diferencia PIC16C84 PIC16F83 / F84 PIC16F84A
CR84
Rango de voltaje 2.0V - 6.0V (-40 ° C a 85 ° DO) 2.0V - 6.0V (-40 ° C a 85 ° DO) 2.0V - 6.0V (-40 ° C a 85 ° DO) 2,0 V - 5,5 V (-40 ° C a 125 °
DO)
Corriente de alimentación (I DD). Véase el I DD (típico) = 60 μ AI DD (max) = 400 I DD (típico) = 15 μ AI DD (max) = 45 μ I DD (típico) = 15 μ AI DD (max) = 45 μ I DD (típico) = 15 μ AI DD (max) = 45 μ
parámetro # D014 de las especificaciones μ A (LP osc, F OSC = 32 kHz, V DD = 2.0V,
A (LP osc, F OSC = 32 kHz, V DD = 2.0V,
A (LP osc, F OSC = 32 kHz, V DD = 2.0V,
A (LP osc, F OSC = 32 kHz, V DD = 2.0V,
eléctricas para obtener más detalles. WDT desactivado) WDT desactivado) WDT desactivado) WDT desactivado)
Corriente (I PD) de apagado. Véanse los I PD (típico) = 26 μ AI PD (max) = 100 I PD (típico) = 0,4 μ AI PD (max) = 9 μ IAPD (típico) = 0,4 μ AI PD (max) = 6 μ IAPD (típico) = 0,4 μ AI PD (max) = 1 μ A
parámetros # D020, D021, D021A y en μ A (V DD = 2.0V, WDT desactivado, (V DD = 2.0V, WDT desactivado, (V DD = 2.0V, WDT desactivado, (V DD = 2.0V, WDT desactivado,
las especificaciones eléctricas para industrial) industrial) industrial) industrial)
obtener más detalles.
De entrada de bajo voltaje (V IL). Véanse los V IL (max) = 0,2 V DD V IL (max) = 0,1 V DD V IL (max) = 0,1 V DD V IL (max) = 0,1 V DD
parámetros # D032 y D034 en las (OSC1, modo RC) (OSC1, modo RC) (OSC1, modo RC) (OSC1, modo RC)
especificaciones eléctricas para obtener más
detalles.
Entrada de alta tensión (V IH). Véase el V IH ( min) = 0.36V DD V IH (min) = 2,4 V (puertos I / V IH (min) = 2,4 V (puertos I / V IH (min) = 2,4 V (puertos I /
parámetro # D040 de las especificaciones (puertos I / O con TTL, O con TTL, O con TTL, O con TTL,
eléctricas para obtener más detalles. 4.5V ≤ V DD ≤ 5.5V) 4.5V ≤ V DD ≤ 5.5V) 4.5V ≤ V DD ≤ 5.5V) 4.5V ≤ V DD ≤ 5.5V)
Los datos EEPROM borrado memoria / T DEW (típico) = 10 ms T DEW ( max) T DEW (típico) = 10 ms T de T DEW (típico) = 10 ms T de ROCÍO T (típico) = 4 ms T
tiempo de ciclo de escritura (T ROCÍO). Véase = 20 ms rocío (max) = 20 ms rocío (max) = 20 ms DEW (max) = 8 ms
el parámetro # D122 de las especificaciones
Puerto de salida Tiempo de subida / TIOR, TIOF (max) = 25 ns (C84) TIOR, TIOF (max) = 35 ns (C84) TIOR, TIOF (max) = 35 ns (C84) TIOR, TIOF (max) = 35 ns (C84)
caída (TIOR, TIOF). Véanse los TIOR, TIOF (max) = 70 ns (LC84) TIOR, TIOF (max) = 70 ns (LC84)
parámetros # 20, 20A, TIOR, TIOF (max) = 60 ns (LC84) TIOR, TIOF (max) = 70 ns (LC84)
21 y 21A en las especificaciones
eléctricas para más detalle.
Porta y oscilador de cristal valores Para las configuraciones de osciladores N/A N/A N/A
TABLA 1: CONSIDERACIONES conversión - PIC16C84, PIC16F83 / F84, PIC16CR83 / CR84, PIC16F84A (continuación)
PIC16CR83 /
Diferencia PIC16C84 PIC16F83 / F84 PIC16F84A
CR84
EEADR <7: 6> y DD Se recomienda que el EEADR <7: 6> N/A N/A N/A
valor recomendado de R EXT para R EXT = 3k Ω - 100k Ω R EXT = 5k Ω - 100k Ω R EXT = 5k Ω - 100k Ω R EXT = 3k Ω - 100k Ω
circuitos osciladores RC
paquetes PDIP, SOIC PDIP, SOIC PDIP, SOIC PDIP, SOIC, SSOP
APÉNDICE C: MIGRACIÓN DE Para convertir el código escrito para PIC16C5X a PIC16F84A, el usuario
debe seguir los siguientes pasos:
DISPOSITIVOS DE REFERENCIA
1. Retire cualquier página de memoria de programa operaciones de selección
PARA medio rango
(PA2, PA1, bits) para pa0 Llamada, GOTO.
Esta sección describe cómo migrar desde un dispositivo de línea de base (es decir, 2. Visite con cualquier operación de salto computarizada (escribir a PC o
PIC16C5X) a un dispositivo de gama media (es decir, PIC16CXXX). añadir a la PC, etc.) para que los bits de páginas estén bien ajustados
bajo el nuevo esquema.
La siguiente es la lista de las mejoras de las características más de la familia de 3. Eliminar cualquier cambio de página de memoria de datos. Redefinir las
microcontroladores PIC16C5X: variables de datos para la reasignación.
1. palabra de instrucción longitud se aumenta a 14-bits. Esto permite que los 4. Verificar todas las escrituras en STATUS, OPCIÓN, y FSR registra ya
tamaños de página más grandes, tanto en la memoria de programa (2K que éstas han cambiado.
ahora en oposición a 512K antes) y el archivo de registro (128 bytes ahora 5. Cambio de RESET del vector a 0000h.
en comparación con 32 bytes antes).
adicional.
ÍNDICE
UNA mi
Timer0 ................................................. ........................ 19 circuito de programación de serie (ICSP) ..................... ...... 21, 33 INDF Registro
Timer0 / WDT de divisor .............................................. . 20 ....................................... ................................ 7
Temporizador de vigilancia (WDT) ............................................. . 31 Direccionamiento indirecto ................................................ ............. 11
FSR Registro .............................................. 6, 7, 11, 25 INDF Registro
do ............................................. ..... 7, 11, 25 Instrucción Formato
C (Carry) bit ............................................. ............................. 8 ............................................. .................. 35
CLKIN Pin ................................................ ............................. 4 Conjunto de instrucciones................................................ ..................... 35
CLKOUT Pin ................................................ ......................... 4 ADDLW ................................................. ...................... 37
Ejemplos de código ADDWF ................................................. ..................... 37
Borra la memoria RAM El uso de direccionamiento indirecto .................... 11 ANDLW ................................................. ...................... 37
EEPOM datos de escritura Verificar ........................................... 14 ANDWF ................................................. ..................... 37
Direccionamiento indirecto ................................................ ..... 11 BCF ................................................. ........................... 37
Inicializar PORTA ................................................ ....... 15 BSF ................................................. ............................ 37
La inicialización de PORTB ................................................ ....... 17 BTFSC ................................................. ....................... 38
Lectura de datos EEPROM ............................................. 14 BTFSS ................................................. ....................... 37
Que almacenan el estado y los registros en la RAM W ................. 30 LLAMADA................................................. .......................... 38
La escritura en la EEPROM de datos ............................................ 14 CLRF ................................................. ......................... 38
Protección código ................................................ ........... 21, 33 de configuración Bits CLRW ................................................. ........................ 38
.................................. .............................. 21 CLRWDT ................................................. ................... 38
Configuración Palabra ................................................ ............. 21 ................................................. COMF ........................ 38
Consideraciones de conversión ................................................ . 76 DECF ................................................. ......................... 38
DECFSZ ................................................. .................... 39
re
IR................................................. ........................ 39
Datos de la memoria EEPROM ............................................... ....... 13 INCF ................................................. .......................... 39
Asociada Registros ................................................ 14 .. INCFSZ ................................................. ...................... 39
EEADR Registro .............................................. 7, 13, 25 EECON1 Registro IORLW ................................................. ....................... 39
............................................ 7 , 13, 25 EECON2 Registro IORWF ................................................. ....................... 39
............................................ 7 , 13, 25 EEDATA Registro MOVF ................................................. ........................ 40
............................................ 7 , 13, 25 Habilitar escritura completa (EEIE Bit) MOVLW ................................................. ..................... 40
.............................. 29 MOVWF ................................................. ..................... 40
Escribir la bandera completa (Bit EEIF) ................................... 29 NOP ................................................. ........................... 40
Los datos de escritura de EEPROM completa .......................................... 29 RETFIE ................................................. ...................... 40
Memoria de datos ................................................ ........................ 6 RETLW ................................................. ...................... 40
Selección de Banco (RP0 Bit) ............................................ ....... 6 REGRESO................................................. .................... 40
Banca ................................................. ........................ 6 RLF ................................................. ............................ 41
Bit DC ................................................ .................................... 8 FRR ................................................. ........................... 41
Características de corriente continua ................................................ ....... 51, 53 Apoyo DORMIR ................................................. ....................... 41
al Desarrollo ...................................... ................... 43 SUBLW ................................................. ...................... 41
Descripción general del dispositivo ................................................ ................... 3 SUBWF ................................................. ...................... 41
SWAPF ................................................. ...................... 41
XORLW ................................................. ..................... 42
S
Z
Ahorro de Registro W y STATUS en la memoria RAM ........................... 30
Z (Cero) bit ............................................. ............................... 8
DORMIR ................................................. ........... 21, 24, 29, 32 Software Simulador
(MPLAB SIM) ....................................... 44
Características especiales de la CPU ............................................. . 21
Función Especial Registra .............................................. 6 7 de velocidad, de
funcionamiento ............................................. . 1, 22, 23, 57 Pila
.............................................. ..................................... 11
Registro de Estado ............................................... 7 , 8, 25, 30
C Bit ................................................ .............................. 8
corriente continua Poco................................................. ........................... 8
NOTAS:
www.microchip.com
para conectarse a:
ftp://ftp.microchip.com
• Consejos de diseño
• dispositivo de erratas
• Ofertas de trabajo
Solicitud de Información
De: Nombre
Dirección de la
empresa
Y norte
preguntas:
2. ¿De qué manera este documento a satisfacer sus necesidades de hardware y desarrollo de software?
3. ¿Se encuentra la organización de esta hoja de datos fácil de seguir? Si no es así, ¿por qué?
4. ¿Qué adiciones a la hoja de datos Qué cree que mejorar la estructura y el tema?
5. ¿Qué supresiones de la hoja de datos pueda realizarse sin afectar la utilidad global?
Para hacer un pedido u obtener información (por ejemplo, en la fijación de precios o de entrega) se refieren a la fábrica o la oficina de ventas en la lista.
Dispositivo Frecuencia Temperatura Paquete Modelo a) PIC16F84A -04 / P 301 = temp Comercial., paquete PDIP, 4
Rango de - = 0 ° C a + 70 ° CI
temperatura = -40 ° C a + 85 ° C
Ventas y Soporte
hojas de datos
Productos soportados por una Hoja de Datos preliminares pueden tener una hoja de erratas describir las diferencias operacionales menores y reco- soluciones reparados. Para determinar si existe
una hoja de erratas para un dispositivo en particular, por favor, póngase en contacto con uno de los siguientes:
Por favor especificar qué dispositivo, revisión de silicio y Hoja de Datos (incluya Literatura #) que está utilizando.
Tri-Atria edificio de oficinas 86-755-2366086 125 D-81739 Munich, Alemania Tel: 49-89-627-144 0 Fax:
18201 Von Karman, Suite 1090 Irvine, CA Torre 2, Metroplaza 223 Hing Fong carretera Kwai Fong, 49-89-895650-0 Fax: 49-89-895650-22
150 Motor Parkway, Suite 202 Hauppauge, India Palazzo Taurus 1 V. Le Colleoni 1 20041 Agrate Brianza Milán,
NY 11788 Microchip Technology Inc. India Oficina de Enlace Italia Tel: 39-039-65791-1 Fax: 39-039-6899883
Tel: 631-273-5305 Fax: 631-273-5335 Divyasree Cámaras 1 Planta, Ala A (A3 / A4) Nº 11,
O'Shaugnessey Road Bangalore, 560 025, India Tel:
San Jose
91-80-2290061 Fax: 91-80-2290062
Microchip Technology Inc. 2107 North First
Street, Suite 590 San Jose, CA 95131 Reino Unido
Arizona Microchip Technology Ltd. 505 Eskdale carretera
Tel: 408-436-7950 Fax: 408-436-7955 Winnersh Triángulo Wokingham Berkshire, Inglaterra RG41 5TU
Tel: 44 118 921 5869 Fax: 44-118 921-5.820
Toronto
6285 Northam Drive, Suite 108 Mississauga, Ontario L4V
1X5, Canadá Tel: 905-673-0699 Fax: 905-673-6509
01.08.01