UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS
Universidad del Perú, DECANA DE AMERICA

Facultad de Ing. Electrónica, Eléctrica y

Telecomunicaciones
APELLIDOS Y NOMBRES: N° DE MATRÍCULA:

 MORALES VELA ERICK BRAYANN

 16190132

CURSO: TEMA:
IMPLEMENTACION DEL ALGEBRA DE
CIRCUITOS DIGITALES I BOOLE MEDIANTE EL USO DE
COMPUERTAS LOGICAS

INFORME: FECHAS: NOTA:

PREVIO REALIZACIÓN: ENTREGA:

NÚMERO:
20/04/2018 27/04/2018
02

GRUPO: PROFESOR:

NÚMERO: HORARIO:
VIERNES Ing. RUSSEL CORDOVA
05
10AM – 12PM
 INFORME PREVIO:

I) OBJETIVOS:
- Comprender el funcionamiento de las compuertas lógicas, a través de
circuitos simples, otorgando diferentes entradas.
II) MARCO TEORICO:

EL ÁLGEBRA BOOLEANA

El álgebra booleana es un sistema matemático deductivo centrado en los

valores cero y uno (falso y verdadero). Un operador binario " º " definido en
éste juego de valores acepta un par de entradas y produce un solo valor
booleano, por ejemplo, el operador booleano AND acepta dos entradas
booleanas y produce una sola salida booleana.
Para cualquier sistema algebraico existen una serie de postulados iniciales,
de aquí se pueden deducir reglas adicionales, teoremas y otras propiedades
del sistema.
Familias lógicas

Los circuitos digitales emplean componentes encapsulados, los cuales pueden

albergar puertas lógicas o circuitos lógicos más complejos.

Estos componentes están estandarizados, para que haya una compatibilidad entre
fabricantes, de forma que las características más importantes sean comunes. De
forma global los componentes lógicos se engloban dentro de una de las dos familias
siguientes:

TTL: diseñada para una alta velocidad.

CMOS: diseñada para un bajo consumo.

Actualmente dentro de estas dos familias se han creado otras, que intentan
conseguir lo mejor de ambas: un bajo consumo y una alta velocidad.

No se hace referencia a la familia lógica ECL, la cual se encuentra a caballo entre la

TTL y la CMOS. Esta familia nació como un intento de conseguir la rapidez de TTL y
el bajo consumo de CMOS, pero en raras ocasiones se emplea.
III) PROCEDIMIENTO:

Entrada de GND – 5v – GND respectivamente a cada puerto de los inversores,

obteniendo una salida de “0” lógico.

Entrada de GND – GND – GND respectivamente a cada puerto de los inversores,

obteniendo una salida de “1” lógico.
 ENTRADAS SALIDA
C B A
TENSION TENSION TENSION TENSION LED

GND GND GND 5V 1

GND GND +5V 5V 1

GND +5V GND 0V 0

GND +5V +5V 5V 1

+5V GND GND 5V 1

+5V +5V GND 5V 1

+5V +5V +5V 5V 1

CIRCUITO N°2:

Entrada GND (A) y 5V(B) dando una salida de “1” lógico.

 ENTRADAS SALIDA
B A
TENSION TENSION TENSION LED

GND GND 0V 0

GND +5V 5V 1

+5V GND 5V 1

+5V +5V 0V 0

CIRCUITO 3:

Conectando 5V(A), 5V(B) y GND(C) se obtiene a la salida un “1” lógico.

 ENTRADAS SALIDA
C B A
TENSION TENSION TENSION TENSION LED

GND GND GND 0v 0

GND GND +5V 0v 0

GND +5V GND 0v 0

GND +5V +5V 5v 1

+5V GND GND 5v 1

+5V GND +5V 0v 0

+5V +5V GND 0v 0

+5V +5V +5V 5v 1

IV) CONCLUSIONES:
- Cuando utilizamos los simuladores para poder obtener los diferentes resultados
de los diferentes circuitos, notamos que todas las compuertas lógicas están
polarizadas, lo que en el momento de la práctica no será así y debemos de
conocer los diferentes valores que pueden tomar cada pin de la compuerta.

V) BIBLIOGRAFIA:
- http://www.monografias.com/trabajos14/algebra-booleana/algebra-
booleana.shtml
- https://es.wikipedia.org/wiki/%C3%81lgebra_de_Boole
- http://www.esi2.us.es/~jaar/Datos/FIA/T3.pdf
- http://www.profesormolina.com.ar/electronica/componentes/int/elec_digit.h
tm