1.

Presentar en Laboratorio el Layout del Inversor realizado por usted, considerar

para el layout el esquema de la Figura A y la Figura B del diagrama de barras
(Stick). Tratar de conseguir un layout de dimensiones mínimas. Mostrar y
describir las vistas de corte 2D y 3D.

LAYOUT DEL INVERSOR (DIMENSIONES ).

2. Para el layout del inversor (muestre el procedimiento empleado).

HALLAR LA FRECUENCIA MÁXIMA DE OPERACIÓN.

Frecuencia Maxima=1/17ps=59Ghz.
Dimensiones del Layout.
Ancho: 53 λ = 53*0.125µm = 6.625µm. Alto: 27 λ = 27*0.125µm =
3.375µm.

El área seria: 53λ*27λ=1431*𝜆2=22.36µ𝑚2

3. Para el Layout del inversor, extraer la descripción CIR(spice) y la

descripción CIF(Caltech Intermediate Form) del inversor. En cada caso,
establecer las reglas principales de sintaxis y describir sus contenidos.
CIRCUIT C:\Users\USUARIO\Desktop\inversorf.MSK

* IC Technology: ST 0.25µm - 6 Metal

VDD 1 0 DC 2.50

VVin 6 0 PULSE(0.00 2.50 0.50N 0.05N 0.05N 0.50N 1.10N)

* List of nodes

* "Vo" corresponds to n°3

* "Vin" corresponds to n°6

* MOS devices

MN1 3 6 0 0 TN W= 0.75U L= 0.38U

MP1 1 6 3 1 TP W= 0.75U L= 0.38U

C2 1 0 2.253fF

C3 3 0 1.043fF

C4 1 0 0.567fF

C6 6 0 0.173fF

* n-MOS Model 3 :

.MODEL TN NMOS LEVEL=3 VTO=0.45 KP=300.000E-6

+LD =0.020U THETA=0.300 GAMMA=0.400

+PHI=0.200 KAPPA=0.010 VMAX=130.00K

+CGSO= 0.0p CGDO= 0.0p

* p-MOS Model 3:

.MODEL TP PMOS LEVEL=3 VTO=-0.45 KP=120.000E-6

+LD =0.020U THETA=0.300 GAMMA=0.400

+PHI=0.200 KAPPA=0.010 VMAX=100.00K

+CGSO= 0.0p CGDO= 0.0p

* Transient analysis

.TEMP 27.0

.TRAN 0.80PS 10.00N

.PROBE

.END

En el archivo .CIR se encontró la medida de los transistores tipo P y N.

Transistor tipo N.(L y W)

 Transistor tipo P.

Las capacitancias parasitarias se muestran a continuación graficadas en el layout.

( File : "C:\Users\USUARIO\Desktop\inversorf.CIF")

( Conversion from Microwind 2b - 17.01.2000 to CIF)

( Version 7/04/2019,17:55:31)

DS 1 1 1;

9 topcell;

L 1;

P -500,2625 2750,2625 2750,5625 -500,5625;

L 19;

P 100,2975 400,2975 400,3275 100,3275;

P 1475,4225 1775,4225 1775,4525 1475,4525;

P 4225,4225 4525,4225 4525,4525 4225,4525;

P 5600,4225 5900,4225 5900,4525 5600,4525;

P 100,4225 400,4225 400,4525 100,4525;

L 13;

P 750,3625 5250,3625 5250,3875 750,3875;

P 4875,3875 5250,3875 5250,5250 4875,5250;

P 750,3875 1125,3875 1125,5250 750,5250;

L 23;

P 1250,4000 4750,4000 4750,4750 1250,4750;

P -125,4000 625,4000 625,6000 -125,6000;

P -125,2750 625,2750 625,3500 -125,3500;

P 5375,4000 6125,4000 6125,6000 5375,6000;

L 2;

P 4000,4000 4875,4000 4875,4750 4000,4750;

P -125,2750 625,2750 625,3500 -125,3500;

P 4875,4000 5250,4000 5250,4750 4875,4750;

P 5250,4000 6125,4000 6125,4750 5250,4750;

P 1125,4000 2000,4000 2000,4750 1125,4750;

P -125,4000 750,4000 750,4750 -125,4750;

P 750,4000 1125,4000 1125,4750 750,4750;

L 16;

P 3750,3750 5125,3750 5125,5000 3750,5000;

P -375,2500 875,2500 875,3750 -375,3750;

P 4625,3750 5500,3750 5500,5000 4625,5000;

P 5000,3750 6375,3750 6375,5000 5000,5000;

L 17;

P 875,3750 2250,3750 2250,5000 875,5000;

P -375,3750 1000,3750 1000,5000 -375,5000;

P 500,3750 1375,3750 1375,5000 500,5000;

L 60;

94 Vin 3000,3750;

94 Vdd 250,5875;

94 Vdd 250,3125;

94 Vss 5875,5875;

94 Vo 3000,4375;

DF;

C 1;

E
 4. Presentar en laboratorio el LAYOUT de la puerta NAND. Considerar para
el layout el esquema de la Fig. C, hacer su diagrama de barras(STICK).
Tratar de conseguir un layout de dimensiones minimas. Mostrar y describir
las vistas de corte 2D y 3D.

DIAGRAMA DE BARRAS.

LAYOUT.
CORTE EN 2D.
TRANSISTOR P

TRANSISTOR N
CORTE EN 3D.

5. Para circuitos digitales MOS mostrados en las Figuras 1,2,3. Analizar y

determinar la función lógica de salida de los circuitos. Presentar el LAYOUT
como mínimo de DOS de ellos y corroborar su función lógica mediante
simulación.
Medir el AREA del layout y hallar la frecuencia MAXIMA de operación.

FIGURA 1.

FUNCION LOGICA DE LA SALIDA.

LAYOUT.
SIMULACION.

FRECUENCIA MAXIMA=1/34ps=29.4Ghz.

Area=57λ*71λ=4047𝜆2=63.23µ𝑚2.
FIGURA 2.

LAYOUT.
SIMULACION.

FRECUENCIA MAXIMA=1/49ps=20.4Ghz

AREA=62λ*100λ=6200𝜆2=96.875µ𝑚2