Reporte Práctica #2

ESTUDIO DE LAS FUNCIONES LÓGICAS TTL Y CMOS

Laboratorio Sistemas Digitales I

Horario: Jueves 7:00-9:00P.M.

Profesor: Francisco Javier Armenta Luna

Integrantes:
José Rafael Ochoa Parra ID: 00000133085
Jasón Alan Rodríguez Leyva ID: 00000133528
Luis Tadeo Terán Robles ID: 0000090902

28 de Septiembre del 2017 Cd. Obregón, Sonora.

PRE-REPORTE

74LS02 USANDO VCC=5V, A 25 grados Centígrados

Symbol Parameter Conditions Min Typ Max Units
VOH HIGH Level VCC=Min, IOH=Max,
2.7 3.4 V
Outputo Voltage VIL=Max
VOL LOW Level VCC=Min, IOL=Max,
0.35 0.5
Outputo Voltage VIH=Min V
IOL=4mA, VCC=Min 0.25 0.4
IIH HIGH Level Input Current VCC=Max, VI=2.7V 20 µA
IIL LOW Level Input Current VCC=Max, VI=0.4V -0.4 mA
VIH HIGH Level Input Voltage 2 V
VIL LOW Level Input Voltage 0.8 V
ICCH Supply Current whit Outputs HIGH VCC=Max 1.6 mA
ICCL Supply Current whit Outputs LOW VCC=Max 2.8 mA

tpd
RL=2KΩ
Symbol Parameter Units
CL=15pF CL=50pF
tPLH Propagation Delay Time
13 18 ns
LOW to HIGH Level Output
tPHL Propagation Delay Time
10 15 ns
HIGH to LOW Level Output

4001 VCC= 5V
Symbol Parameter Min Typ Max Units
VOH Output HIGH Voltage 4.95 V
VOL Output LOW Voltage 0.05 V
VIH Input HIGH Voltage 3.5 V
VIL Input LOW Voltage 1.5 V
IIH, IIL HCC Type ±10-5 ±0.1
Input Leakage Current µA
HCF Type ±10-5 ±0.3
TPd Propagatio Delay Time 125 ns
ICC
RESULTADOS

PARTE I

Caracterización del ci 7402 TTL

 Implementamos el sig. circuito

 Ajustamos el generador de funciones, donde la salida tendrá que ser normal y senoidal.

 Ajustamos del osciloscopio en el modo X-Y, 0.5 V/DIV para el canal X y 1 V/DIV para el
canal Y. Seleccionamos el origen de graficación en la esquina inferior izquierda de la
pantalla.
 Cerramos el interruptor SW y graficamos a detalle, el trazo obtenido en el osciloscopio.
  Apagamos la fuente de alimentación y sustituya la resistencia R de 1 KΩ por otra de 100
KΩ.
 Encendemos la fuente y repetimos el paso 4. ¿Qué fue lo que sucedió con la gráfica?, ¿A
qué se debió lo anterior?

R.- La gráfica muestra una amplitud menor a la de 1 KΩ , y se debe a que es mayor la resistencia al
flujo de la corriente (i)

 Implementamos el circuito de la siguiente figura .

 Con SW1 en posición cerrado y SW2 abierto, medimos los valores de las corrientes INH e
ICCH.
IINL=0.1 ICCL=3.32mA

 Con SW1 en posición abierto y SW2 cerrado, medimos los valores de las corrientes IINL e
ICCL.
IINL=0.1 ICCL=3.32mA

 Con estas lecturas calcular IINL, IIL, e ICC, de acuerdo a las siguientes fórmulas:

𝐼 𝐼𝑁𝐻1 𝐼 𝐼𝑁𝐿 𝐼𝑐𝑐ℎ+𝐼𝑐𝑐𝑙

𝐼 𝐼𝐻 = =22.83mA -------- 𝐼 𝐼𝐿 = = 0.0125 𝜇𝐴 ------ 𝐼𝑐𝑐 = =0.0625μA
8 8 8
TIEMPO DE PROPAGACION

 Implementamos el circuito de la siguiente figura.

 Medimos el periodo T de la señal de salida, con el osciloscopio calibrado en 1 V/DIV, C.A. y

con la base de tiempo en el rango menor.
 Calcule el tiempo de propagación:

38.12 𝑛𝑆
𝑡 𝑃𝐷 = = 6.37
6
PARTE II

Caracterización del C.I. 4001 (Familia CMOS).

 Implementamos el sig. circuito. Cambiando el 7402 por el 7401.

 Ajustamos el generador de funciones, donde la salida tendrá que ser normal y senoidal.
Cambiando la señal de 0-5 V por 0-10 V.

 Ajustamos del osciloscopio en el modo X-Y, 0.5 V/DIV para el canal X y 1 V/DIV para el
canal Y. Seleccionamos el origen de graficación en la esquina inferior izquierda de la
pantalla.
 Cerramos el interruptor SW y graficamos a detalle, el trazo obtenido en el osciloscopio.
  Apagamos la fuente de alimentación y sustituya la resistencia R de 1 KΩ por otra de 100
KΩ.
 Encendemos la fuente y repetimos el paso 4. ¿Qué fue lo que sucedió con la gráfica?, ¿A
qué se debió lo anterior?

R.- De la misma forma que en la parte uno, la gráfica muestra una amplitud menor a la de 1 KΩ , y
se debe a que es mayor la resistencia al flujo de la corriente (i)

TIEMPO DE PROPAGACION

 Implementamos el circuito de la siguiente figura.

 Medimos el periodo T de la señal de salida, con el osciloscopio calibrado en 1 V/DIV, C.A. y

con la base de tiempo en el rango menor.
 Calcule el tiempo de propagación:

76.00 𝑛𝑆
𝑡 𝑃𝐷 = = 6.37
6
CONCLUSIONES

Conclusión José Rafael Ochoa Parra

Para esta práctica nos enfocamos más que nada en las compuertas
lógicas 7402 NOR y sus características en cuanto relación con señales
de salida y entrada, corrientes del integrado y sus formas de
representarse.
Además se hizo el estudio de la misma manera para los circuitos
integrados 7201 NAND, sus niveles de voltaje entre otras más.
Nos dimos cuenta de que se tiene que tener en cuenta de revisar
completamente todo el equipo de laboratorio ya que eso provoca no
poder hacer los pasos de manera correcta.
ACTIVIDADES COMPLEMENTARIAS

1.- Determine de las funciones de transferencia los valores

tanto para TTL como para CMOS de: VILmax, VIHmin, VOLmax,
VOHmin. Concluya al respecto.
Características de la serie TTL estándar

Familia cmos.

Los voltajes de alimentación en la familia CMOS tiene un rango muy amplio, estos valores van
de 3 a 15 V para los 4000 y los 74C. De 2 a 6 V para los 74HC y 74HCT.
Los requerimientos de voltaje en la entrada para los dos estados lógicos se expresa como un
porcentaje del voltaje de alimentación. Tenemos entonces:
VOL(max) = 0 V
VOH(min) = VDD
VIL(max) = 30%VDD
VIH(min) = 70% VDD
Por lo tanto podemos concluir que los márgenes de ruido se pueden determinar a partir de la
tabla anterior y tenemos que es de 1.5 V. Esto es mucho mejor que los TTL ya que los CMOS
pueden ser utilizados en medios con mucho más ruido. Los márgenes de ruido pueden hacerse
todavía mejores si aumentamos el valor de VDD ya que es un porcentaje de este.
2.- Compare las diferencias entre las familias, en voltaje,
corriente y en tiempo de propagación, tanto para los valores
teóricos y prácticos.
En comparación con las familias lógicas TTL, las familias lógicas CMOS son más lentas en cuanto a
velocidad de operación; requieren de mucho menos potencia; tienen un mejor manejo del ruido;
un mayor intervalo de suministro de voltaje; un factor de carga más elevado y requieren de mucho
menos espacio (área en el CI) debido a lo compacto de los transistores MOSFET. Además, debido a
su alta densidad de integración, los CI MOS están superando a los CI bipolares en el área de
integración a gran escala. (LSI - memorias grandes, CI de calculadora, microprocesadores, así como
VLSI).

3.- ¿Cuál es la razón de la diferencia entre las dos familias en

el parámetro “fan out”?.
El fan-out significa la capacidad que tiene un circuito lógico para conectar varias entradas a la
misma salida. Por ejemplo: la familia TTL posee un fan-out de 10 puertas mientras que la familia
CMOS 74 HC posee un fan-out mucho mayor, del orden de 100 puertas.

4.- Investigue si es posible conectar directamente una salida

de una compuerta TTL a una entrada de una CMOS y
viceversa.
De TTL a CMOS no hay ningún problema.

El problema de inteconectar esas dos familias lógicas, pasa por varios aspectos, uno de ellos es el
fan-out, pero también los niveles lógicos que manejan uno y otro, aún con las mismas
alimentaciones. En TTL el cero lógico a la salida es de 0.4V como máximo, y a la entrada de 0.8V
como máximo, en tanto que en el CMOS es por debajo de alrededor del 50% del voltaje de
alimentación, es decir 2.5V con 5V. Para los unos, los valores son de 2.4V a la salida y de 2.0V a la
entrada para el TTL y por encima del 50% del voltaje de alimentación para el CMOS. De este modo,
hay voltajes que en un CMOS tienen sentido y en un TTL caen en una región fuera de los umbrales
del uno y del cero, con lo que un TTL recibiendo señales de un CMOS puede empezar a funcionar
de manera errática.